的ProASIC
PLUS
闪存系列FPGA
加电排序
同时的ProASIC
PLUS
设备是活在上电时，该命令
V的
DD
和V
DDP
电是系统中很重要
启动。 V
DD
应同时通电了
V
DDP
上的ProASIC
PLUS
设备。不遵守这些
准则可能会导致不良的过程中脚的行为
系统启动。欲了解更多信息，请参阅Actel的
器件
应用
注。
低电压差分放大器）和一个信号和其
补， PPECL （I / P ）（ PECLN ）和NPECL （ PECLREF ） 。
该LVPECL输入板电池不同于标准的I / O
细胞中，它是从V操作
DD
只。
因为它是唯一一个输入，它不需要输出
信号，输出使能信号，或输出配置
位。作为一种特殊的高速差分输入，它也
不需要上拉。推荐终止
对于LVPECL输入示于
该LVPECL垫
细胞上的PPECL （ I / P）垫比较电压（如
所示
和NPECL垫，并发送
结果到全球的MUX （图
这种高速，低抖动输出基本控制
时钟调节电路。
LVPECLs旨在满足JEDEC LVPECL接收器
标准水平（表
LVPECL输入垫
除了标准的I / O焊盘与电源系统焊接区，
的ProASIC
PLUS
器件具有一个单一的LVPECL输入焊盘上
无论是东部和设备的东西两侧，连同
AVDD和AGND引脚来驱动PLL模块。该
LVPECL焊盘元件由一个输入缓冲液（含
PPECL
Z
0
= 50
Ω
+
从LVPECL驱动器
Z
0
= 50
Ω
NPECL
R = 100
Ω
_
数据
图2-7 •
对于LVPECL输入端子推荐
电压
2.72
2.125
1.49
0.86
图2-8 •
LVPECL高和低阈值
表2-5 •
符号
V
IH
V
IL
V
ID
LVPECL接收器规格
参数
输入高电压
输入低电压
差分输入电压
最低
1.49
0.86
0.3
最大
2.72
2.125
V
DD
单位
V
V
V
v5.9
2-7
ACTEL [ Actel Corporation ]
