总线信号配时
表9.频率范围为标准件的频率（ 2 ：1的总线模式）
部分频率
66兆赫
民
核心频率
总线频率
40
20
最大
66.67
33.33
80兆赫
民
40
20
最大
80
40
133兆赫
民
40
20
最大
133
66
提供了MPC875 / 870 33的总线操作时序， 40 ， 66 ，和80兆赫。
所显示的MPC875 / 870总线的时序假设一个50 pF负载的最大延迟和一个0 - pF负载最小
延误。 CLKOUT假设一个100 pF负载最大延迟
表10.总线操作时序
33兆赫
NUM
特征
民
B1
B1a
总线周期（ CLKOUT ） ，见
EXTCLK到CLKOUT相位偏移 - 如果
CLKOUT信号的整数倍
EXTCLK的EXTCLK ，则上升沿
对准CLKOUT的上升沿。
对于EXTCLK ，这一个非整数倍
同步丢失，并上升
EXTCLK和CLKOUT的边缘具有一
不断变化的相位偏移。
CLKOUT频率抖动的峰 - 峰值
在EXTCLK频率抖动
CLKOUT信号相位抖动峰 - 峰
对于OSCLK
≥
15兆赫
CLKOUT信号相位抖动峰 - 峰
对于OSCLK < 15兆赫
B2
B3
B4
B5
B7
CLKOUT脉冲宽度低
（ MIN = 0.4
×
B1 ， MAX = 0.6
×
B1)
CLKOUT脉冲宽度高
（ MIN = 0.4
×
B1 ， MAX = 0.6
×
B1)
CLKOUT上升时间
CLKOUT下降时间
CLKOUT为A（ 0:31 ） ， BADDR （ 28:30 ）
RD / WR ，连拍， D（ 0:31 ）输出保持
（ MIN = 0.25
×
B1)
CLKOUT来TSIZ （0 ：1）， REG ，呼吸道合胞病毒， BDIP ，
PTR输出保持（ MIN = 0.25
×
B1)
CLKOUT为BR ， BG ， FRZ ， VFLS （ 0 ： 1 ）
VF（ 0 ：2） IWP （0 ：2）， LWP （0： 1） ，STS输出
持有（ MIN = 0.25
×
B1)
—
–2
最大
—
+2
民
—
–2
最大
—
+2
民
—
–2
最大
—
+2
民
—
–2
最大
—
+2
ns
ns
40 MHZ
66兆赫
80兆赫
单位
B1b
B1c
B1d
—
—
—
—
12.1
12.1
—
—
7.60
1
0.50
4
5
18.2
18.2
4.00
4.00
—
—
—
—
—
10.0
10.0
—
—
6.30
1
0.50
4
5
15.0
15.0
4.00
4.00
—
—
—
—
—
6.1
6.1
—
—
3.80
1
0.50
4
5
9.1
9.1
4.00
4.00
—
—
—
—
—
5.0
5.0
—
—
3.13
1
0.50
4
5
7.5
7.5
4.00
4.00
—
ns
%
ns
ns
ns
ns
ns
ns
ns
B7a
B7b
7.60
7.60
—
—
6.30
6.30
—
—
3.80
3.80
—
—
3.13
3.13
—
—
ns
ns
MPC875 / MPC870硬件规格，版本3.0
16
初步-如有更改，恕不另行通知
飞思卡尔半导体公司
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
