GS8180D18D-250/200/167/133/100
例如使用X18 RAM写入序列字节写使能
数据在样本
时间
击败1
击败2
击败3
4击败
BW0
0
1
0
1
BW1
1
0
0
0
D0–D8
DATA IN
不在乎
DATA IN
不在乎
D9–D17
不在乎
DATA IN
DATA IN
DATA IN
导致写操作
击败1
D0–D8
书面
击败1
D9–D17
不变
击败2
D0–D8
不变
击败2
D9–D17
书面
击败3
D0–D8
书面
击败3
D9–D17
书面
4击败
D0–D8
不变
4击败
D9–D17
书面
输出寄存器控制
SigmaQuad的SRAM提供两种机制用于控制输出数据寄存器。通常情况下,控制是由输出处理
寄存器的时钟输入端,C和C的输出寄存器的时钟输入可用于制造中的煅烧小相位调整
输出寄存器通过允许用户以延迟的驾驶数据尽可能多地超出在K的下一个上升边缘几纳秒
和K时钟。如果C和C时钟输入连接高, RAM将恢复为K和K控制的输出,允许RAM ,以
函数作为常规流水线的读SRAM中。
冯: 2.04 4/2005
6/28
© 2002年, GSI技术
规格援引如有更改,恕不另行通知。对于最新的文档,请参见http://www.gsitechnology.com 。