GS8180D18D-250/200/167/133/100
突发的4 SigmaQuad DDR SRAM写
地址输入的状态，W和R引脚采样K. W的每个上升沿和R高的原因，芯片被禁止。低上
该写使杆销，W和对读使杆销很高，R，开始写周期。 W被始终忽略如果先前
命令是一个写命令。数据由K，的K之后的上升沿，下一个上升沿的下一个上升沿同步输入
钾，最后由K的下一个上升沿
突发的4双数据速率SigmaQuad SRAM写第一
写一个
K
千巴
地址
RBAR
Wbar
BWX吧
D
C
CBAR
Q
C
C+1
C+2
C+3
D
A
A+1
A+2
A+3
B
B+1
B+2
B+3
B+3
A
B
C
D
NOP
写B
READ C
NOP
阅读ð
NOP
特殊功能
字节写控制
字节写使能引脚进行采样的数据在采样的同时。高的字节写使能引脚关联
一个特定的字节（例如， BW0控制D0- D8的输入），将抑制该特定字节的存储，留下的任何数据可以是
在存储在该字节位置的当前地址不受干扰。任何或所有字节的写使能引脚可被驱动为高或低
期间在写过程中的采样时间的数据。
各写使能命令和写加载到RAM地址提供的基地址为4拍的数据传输。在X18
版本在RAM中，例如，可以写72位关联地装载每个地址。任何9位字节可在任何被屏蔽
写序。
冯： 2.04 4/2005
5/28
© 2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GSI [ GSI TECHNOLOGY ]
