GS8180D18D-250/200/167/133/100
引脚说明表
符号
SA
NC
R
W
BW0–BW1
K
K
C
C
TMS
TDI
TCK
TDO
V
REF
ZQ
MCL
D0–D17
Q0–Q17
V
DD
V
DDQ
V
SS
注意：
NC =不连接到死亡或任何其他引脚
描述
同步地址输入
无连接
同步阅读
同步写
同步字节写入
输入时钟
输入时钟
输出时钟
输出时钟
测试模式选择
测试数据输入
测试时钟输入
测试数据输出
HSTL输入参考电压
输出阻抗匹配输入
必须连接低
同步数据输入
同步数据输出
电源
隔离输出缓冲器供应
电源：地面
TYPE
输入
—
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
产量
输入
输入
—
输入
产量
供应
供应
供应
评论
—
—
低电平有效
低电平有效
低电平有效
高电平有效
低电平有效
高电平有效
低电平有效
—
—
—
—
—
—
—
—
—
1.8 V额定
1.8或1.5 V额定
—
背景
独立的I / O的SRAM ，从系统架构来看，在应用中交替读取和写入有吸引力
需要的。因此， SigmaQuad SRAM接口和真值表进行了优化的交替读取和写入。独立的I / O
SRAM是不受欢迎的应用场合多次读取或需要多写，因为突发读取或写入传输
独立的I / O SRAM可以减少一半的内存带宽。
一个SigmaQuad SRAM可以开始交替序列的读取，并且可以选择读或写写道。为了对于任何单独的
I / O SRAM共享它的两个端口保持运行所有的时间两个端口之间的公共地址， RAM中必须实现
某种突发传输协议。脉冲串必须至少足够长的时间以覆盖相对端口正在接收的时间
对下一步该怎么做说明。在其中的RAM可以接受一个新的随机地址的速率是最根本的性能
度量的RAM 。这三个SigmaQuad的SRAM的支持类似的报告率，因为随机地址率
由RAM的内部性能决定，它们都基于相同的内部电路。之间的差异
不同SigmaQuad的SRAM ，或任何其他独立的I / O的SRAM的真值表，从差异跟随在RAM怎么的
冯： 2.04 4/2005
3/28
© 2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GSI [ GSI TECHNOLOGY ]
