HY57V643220D (L / S ), T( P)系列
4Banks X 512K X 32位同步DRAM
描述
海力士HY57V643220D (L / S) T( P)系列是67,108,864bit CMOS同步DRAM ,非常适合记忆
应用程序需要广泛的数据I / O和高带宽。 HY57V643220D (L / S )T (P)的部分组织的4banks
524,228x32.
HY57V643220D (L / S )T( P),是提供参考时钟的正边缘完全同步操作。所有输入
和输出与所述输入时钟的上升沿同步。的数据通路内部流水线来实现
非常高的带宽。所有的输入和输出电压电平与LVTTL兼容。
可编程选项包括管道的长度的连续的读( 2个读延迟或3) ,数量或写入
由一个单一的控制命令( 1,2,4,8或整页突发长度)发起的周期,突发计数序列( SE-
quential或交织) 。一阵正在进行读或写周期可以由突发终止终止命令或
可以通过一个新的脉冲串被中断并在替换的读或写命令中的任何周期。 (这个流水线设计是不是再
由“ 2N ”规则stricted )
特点
•
•
•
•
•
•
电压: VDD , VDDQ 3.3V电源电压
所有器件引脚与LVTTL接口兼容
JEDEC标准400mil 86pin TSOP- II具有0.5mm的
引脚间距
所有输入和输出参考的正边缘
系统时钟
由DQM 0 ,1,2和3的DQM数据屏蔽功能
国内四家银行的操作
•
•
•
•
•
自动刷新和自刷新
4096刷新周期/ 64ms的
可编程的突发长度和突发类型
- 1,2 ,4,8或全部页面为顺序突发
- 1,2 ,4或8对交错突发
可编程CAS延时; 2 , 3个时钟
突发读取单一写操作
订购信息
产品型号
HY57V643220D(L/S)T(P)-45
HY57V643220D(L/S)T(P)-5
HY57V643220D(L/S)T(P)-55
HY57V643220D(L/S)T(P)-6
HY57V643220D(L/S)T(P)-7
记
1. HY57V643220DT (P)的
2. HY57V643220DLT (P)的
3. HY57V643220DST (P)的
4. HY57V643220D (L / S )T
5. HY57V643220D ( L / S)的TP
时钟
频率
222MHz
200MHz
183MHz
166MHz
143MHz
组织
接口
包
4Banks X 512Kbits
x32
LVTTL
86pin TSOP -II
(无铅)
系列:普通功率
系列:低功耗
系列:超低功耗
系列:含铅
系列:无铅
这份文件是一个普通的产品说明,如有变更,恕不另行通知。海力士不承担任何责任
使用电路的说明。没有专利许可。
修订版0.3 / 2004年9月
2