ICS9148-11
引脚说明
引脚数
引脚名称
TYPE
描述
2
3, 9, 16, 22, 27,
33, 39, 45
4
5
25
7
8, 10, 11, 12
13, 15
26
23
24
1, 6, 14,
19, 30, 36,
17, 18, 20, 21,
32, 34, 35, 37, 38
42, 48
40, 41, 43, 44
46, 47
28
29
31
REF0
GND
X1
X2
模式
PCLK_F
PCICLK （0： 5）
OE
SDATA
SCLK
VDD1 ， VDD2 ，
VDD3
SDRAM
(0:4) (8:11)
VDDL2 ， VDDL1
CPUCLK （0 ：3）的
IOAPIC （0： 1）
SDRAM7
PCI_STOP ＃
SDRAM6
CPU_STOP ＃
SDRAM5
PWR_DWN ＃
OUT
PWR
IN
OUT
IN
OUT
OUT
IN
IN
IN
PWR
OUT
PWR
OUT
OUT
OUT
IN
OUT
IN
OUT
IN
14.318 MHz参考时钟输出。
地面上。
XTAL_IN 14.318MHz晶振输入，内部有33pF的负载上限和饲料
从X2背面的电阻
XTAL_OUT水晶输出，具有内部负荷上限33pF的
模式选择引脚启用电源管理功能。
在PCI_STOP ＃ = 0自由运行的总线时钟。
总线时钟输出。
逻辑输入输出使能，三态输出都低时。
在串行配置端口的串行数据。
时钟输入串行配置端口。
标称3.3V电源，看到电力集团的功能。
SDRAM时钟66.6MHz频率范围内。
CPU和IOAPIC时钟供电，无论是
2.5或3.3V标称
CPU输出时钟，搭载VDDL2 （ 66.6兆赫）
IOAPIC时钟输出（ 14.318兆赫）搭载VDDL1
选择SDRAM时钟66.6 MHz的
暂停PCICLK （0： 5）在逻辑"0"水平时低
选择SDRAM时钟66.6 MHz的
暂停CPUCLK时钟的逻辑"0"水平低时，
选择SDRAM时钟66.6 MHz的
关断芯片，低电平有效
电源组
VDD1 = REF0 X1，X2
VDD2 = PCICLK_F ， PCICLK （0： 5）
VDD3 = SDRAM （ 0 ： 4 ） （ 8:11 ） SDRAM5 / PWR_DWN ＃ ，
SDRAM6 / CPU_STOP ＃ ， SDRAM7 / PCI_STOP ＃ ，供应PLL内核。
VDDL1 = IOAPIC （0： 1）
VDDL2 = CPUCLK （0 ：3）的
2
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
