ICS9148-11
上电条件
模式
针＃
44, 43, 41, 40
38, 37, 35, 34,
32, 31, 21, 20,
18, 17, 29, 28
8, 10, 11,
12, 14, 15, 7
28
29
31
0
7
44, 43, 41, 40
38, 37, 35,
34, 32, 21,
20, 18, 17
8, 10, 11,
12, 14, 15
描述
CPUCLKs
SDRAM
pciclks
PCI_STOP ＃
CPU_STOP ＃
SDRAM / PWR
_DWN ＃
PCICLK_F
CPUCLKs
SDRAM
pciclks
功能
66.6兆赫 - 瓦特/串行配置启用/禁用
66.6兆赫 - 所有SDRAM输出
33.3兆赫 - 瓦特/串行配置启用/禁用
电源管理， PCI （ 0 ： 5 ）时钟停止
当低
电源管理， CPU（ 0 ：3）的时钟停止
当低
作为PWR_DWN ＃低时，
33.3兆赫 - 33.3兆赫 - PCI时钟自由运行
电源管理
66.6兆赫 - CPU时钟瓦特/外部停止控制
串行配置单独的使能/禁止。
66.6兆赫 - SDRAM时钟瓦特/串行配置个人
启用/禁用。
33.3兆赫 - PCI时钟瓦特/停止外部控制和
串行配置单独的使能/禁止。
1
例如：
A）如果Mode = 1 ，引脚28 ， 29和31配置为分别SDRAM7 ， SDRAM6和SDRAM5 。
B）如果Mode = 0 ，引脚28 ， 29和31都配置为分别PCI_STOP ＃ ， CPU_STOP ＃和PWR_DWN ＃ 。
上电默认条件
在上电和器件编程之前，所有的时钟将默认为已启用，并??上？条件。这是随后的频率
生产是在FS和MODE引脚所示的表中。
时钟
REF 0
IOAPIC （0： 1）
默认情况下在上电时
14.31818 MHz的
14.31818 MHz的
3
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
