ISL6207
下一个较大的标准值电容0.22μF 。一
质量好的陶瓷电容建议。
2.0
1.8
1.6
1.4
C
BOOT
(µF)
1.2
1.0
0.8
0.6
0.4
0.2
0.0
0.0
20nC
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
Q
门
= 100nC
50nC
功率（mW ）
1000
900
800
700
600
500
400
300
200
100
0
0
200
400
600
800 1000 1200 1400 1600 1800 2000
频率（kHz ）
Q
U
=100nC
Q
L
=200nC
Q
U
=50nC
Q
L
=100nC
Q
U
=50nC
Q
L
=50nC
Q
U
=20nC
Q
L
=50nC
∆V
BOOT
(V)
图3.功耗与频率
图2.举电容VS BOOT纹波
电压
布局的注意事项
减少相位环
PCB的寄生电感和功率器件
（上下两个FET的）可能会导致严重的振铃，
超过绝对最大的装置的额定值。该
负振铃PHASE节点的边缘可能会增加
通过内部的电荷向自举电容
自举二极管，在某些情况下，可能会导致过度的应力
整个BOOT和PHASE引脚。因此，用户应该做
精心布局，并选择适当的MOSFET和驱动程序。该
D
2
PAK和DPAK封装的MOSFET具有较高的寄生
引线电感，这会加剧这个问题。 FET
选择在减少相环中起重要作用。如果
高电感的FET必须使用时，肖特基二极管是
建议在整个下MOSFET钳位负
相环。
良好的布局，将有助于减少对相位铃声
和门显著节点：
•避免通过使用跨BOOT去耦元件
VCC和GND引脚之间和PHASE引脚和。该
去耦回路应尽量短。
•所有电源走线（ UGATE ，相位， LGATE ， GND ， VCC ）
应该是短而宽，并避免通过使用;否则，
使用两个通孔互连时可能的。
•保持上FET和低FET的漏极的源
关闭的热可能。
•保持连接在较低的FET的源极之间
电源地宽而短。
•输入电容应尽量靠近漏极
上FET和低源FET的是热的
可能。
注：请参阅Intersil的技术简报TB447以获取更多信息。
功耗
封装功耗的主要功能
开关频率和所选择的总的栅极电荷
的MOSFET。计算驱动程序中的功耗
一个期望的应用是为了确保安全运行的关键。
超过最大允许功耗水平
将推动IC超出建议的最大
工作结温
125℃ 。最大
允许IC功耗的SO- 8封装
大约800mW的。在设计驱动成
应用程序，则建议
下列计算
来进行，以确保在所期望的安全操作
频率为选定的MOSFET。功率耗散
由驾驶员被近似为：
P
=
f
sw
(
1.5V
U
Q
+
V
L
Q
)
+
I
DDQ
V
U
L
CC
其中f
sw
是PWM信号的开关频率。 V
U
和V
L
表示上部和下部栅极轨电压。 Q
U
和Q
L
在上部和下部栅极电荷由下式确定
MOSFET选择
与任何外部电容加
栅极引脚。在我
DDQ
V
CC
产品的静态功耗
驱动程序和通常是可以忽略的。
6
FN9075.7
2005年7月25日
INTERSIL [ INTERSIL CORPORATION ]
