的LatticeXP系列数据手册
介绍
2007年7月
数据表DS1001
特点
■
非易失性，在网络奈特雷侦察网络可配置
•即时通 - 权力在微秒
•无需外部CON组fi guration内存
•卓越的设计安全性，无比特流
截距
以毫秒为单位•侦察网络gure基于SRAM的逻辑
• SRAM和非易失性存储器的可编程
通过系统CON组fi guration和JTAG端口
■
灵活的I / O缓冲器
•可编程的sysIO ™缓冲器支持宽
一系列的接口：
−
LVCMOS 3.3 / 2.5 / 1.8 / 1.5 / 1.2
−
LVTTL
- SSTL我18级
−
3/2 SSTL I类， II
- HSTL15 I级， III
−
18 HSTL I类， II ， III
−
PCI
−
LVDS ，总线LVDS ， LVPECL ， RSDS
■
睡眠模式
•允许高达1000倍的静态电流降低
■
的TransFR ™侦察组fi guration （ TFR ）
•在 - 场科幻逻辑更新，同时系统运行
■
专用DDR内存支持
•实现了接口高达DDR333 （ 166MHz的）
■
广泛的密度和封装选项
• 3.1K到19.7K LUT4s
• 62至340的I / O
•密度迁移支持
■
SYSCLOCK ™锁相环
•每个设备最多可以4个模拟锁相环
•时钟乘法，除法和相移
■
系统级支持
• IEEE标准1149.1边界扫描，再加上
ispTRACY ™内部逻辑分析仪功能
•板载振荡器CON组fi guration
•器件采用3.3V ， 2.5V ， 1.8V或1.2V操作
电源
■
嵌入式和分布式存储器
• 54 Kb至396千位的sysMEM ™嵌入式
块RAM
•高达79 Kb的分布式RAM
•灵活的内存资源：
−
分布式块存储器
表1-1 。的LatticeXP系列选型指南
设备
PFU / PFF行
PFU / PFF列
PFU / PFF （总）
的LUT （ K）
分布式RAM （千位）
EBR SRAM （千位）
EBR块SRAM
V
CC
电压
锁相环
马克斯。 I / O
封装和I / O组合：
100引脚TQFP封装（ 14 ×14 MM）
144引脚TQFP （ 20 ×20 MM）
208引脚PQFP （ 28 ×28 MM）
256球引脚fpBGA （ 17× 17mm）的
388球引脚fpBGA （ 23 ×23 MM）
484球引脚fpBGA （ 23 ×23 MM）
62
100
136
100
142
188
LFXP3
16
24
384
3
12
54
6
1.2/1.8/2.5/3.3V
2
136
LFXP6
24
30
720
6
23
72
8
1.2/1.8/2.5/3.3V
2
188
LFXP10
32
38
1216
10
39
216
24
1.2/1.8/2.5/3.3V
4
244
LFXP15
40
48
1932
15
61
324
36
1.2/1.8/2.5/3.3V
4
300
LFXP20
44
56
2464
20
79
396
44
1.2/1.8/2.5/3.3V
4
340
188
244
188
268
300
188
268
340
©2005莱迪思半导体公司莱迪思的所有商标，注册商标，专利和网站上列出的www.latticesemi.com/legal 。所有其他品牌
或产品名称均为其各自所有者的注册商标。本文中的说明和信息，如有变更，恕不另行通知。
www.latticesemi.com
1-1
DS1001 Introduction_01.5a 2007年7月6日下午3时01分
LATTICE [ LATTICE SEMICONDUCTOR ]
