科技公司
4 MEG ×4
EDO DRAM
一般说明（续）
（在后面的11比特用于2K和后面10位为4K，地址
针脚A10和A11都是“不关心” ） 。 READ和WRITE
周期被选择与WE＃的输入。
在WE ＃为逻辑高电平指示读模式，而逻辑
低电平WE＃决定写模式。在写
周期中，数据输入（ D）的WE＃或下降沿锁存
CAS ＃ ，最后的为准。早期的写操作
当WE＃被拉低之前CAS ＃下降。一晚
写或读 - 修改 - 写操作发生时， WE＃瀑布
经过CAS ＃被拉低。在早期写周期，
数据输出（ Q）将保持高阻不管
的OE ＃状态。在后写入或读 - 修改 -
写周期， OE ＃必须采取HIGH禁用数据
之前应用的输入数据输出。如果后写入或
读 - 修改 - 写操作试图在保持OE ＃
低，会发生不能写，和数据输出将驱动
读取从所访问的位置的数据。
四个数据输入和四个输出数据被路由
通过四个引脚使用通用I / O和引脚方向
由WE＃和OE ＃控制。
同一个行地址选通，在由RAS＃ ，随后
列地址选通，由CAS ＃ 。 CAS ＃可能
翻转式握住RAS ＃ LOW和频闪，在不同的
列地址，从而更快地执行存储周期。
返回RAS ＃ HIGH终止的页模式
操作，即，关闭所述页。
EDO页模式
4梅格×4 EDO DRAM提供EDO页模式下，
这是一种加速快速页模式周期。该
EDO的主要优点是数据输出的可用性
即使CAS ＃返回高电平。 EDO允许CAS ＃预充电
时间（
t
CP）的发生，而不输出数据将会无效。
这消除CAS ＃输出控制可以让管道
读取。
快速页模式DRAM的传统翻
输出缓冲器关闭（高Z ）用的上升沿
CAS ＃ 。 EDO页模式DRAM的操作如快速
页模式的DRAM ，但数据仍然有效或
生效后， CAS ＃在读操作期间变为高电平，亲
vided RAS ＃和OE ＃保持低电平。如果OE ＃的脉冲，而
RAS ＃和CAS ＃都为低电平时，数据切换，从有效数据
到高阻并回到相同的有效数据。如果OE ＃翻转
或在CAS ＃脉冲变为高电平，而RAS ＃遗体
低，数据将过渡到并保持高阻（参见
页面访问
PAGE操作允许更快的数据操作（读，
写或读 - 修改 - 写）的行寻址范围内
定义页面的边界。本页面周期总是启动
RAS ＃
V IH
V IL
CAS ＃
ADDR
DQ V IOH
V IOL
, ,,,,, ,,,,, ,,,,, ,,,,
,, ,,
,
,, , , ,
V IH
V IL
V IH
V IL
ROW
列（ A）
列（ B）
柱（ C）
COLUMN （ D）
开放
V IH
V IL
OE ＃
,,
有效数据（ A）
吨OD
有效数据（ A）
吨OES
吨OE
,,, ,,
有效数据（ B）
吨OD
吨OEHC
有效数据（ C）
吨OD
,
有效数据（ D）
吨OEP
DQS的回
低-Z ，如果
t
OES满足。
DQS的保持高阻
直到下一个CAS＃周期
if
t
OEHC满足。
DQS的保持高阻
直到下一个CAS＃周期
if
t
OEP满足。
,
,
,,
,,
不在乎
未定义
图1
OE ＃控制的DQS
梅格4 ×4 EDO DRAM
D47.pm5 - 修订版3/97
2
美光科技公司保留更改产品或规格，恕不另行通知。
©1997,
美光科技公司
MICRON [ MICRON TECHNOLOGY ]
