16MB ： 1 MEG X16
EDO DRAM
然而，在一个字节和后期的早期写
写在其他字节，经过CAS ＃预充电了
被满足，是允许的。
分布式CBR刷新。这种刷新速率可以是
在正常的操作过程中施加，以及
待机或电池备份模式。
在自刷新模式时，通过驱动终止
RAS ＃ HIGH的最小时间
t
RPS 。这种延迟
允许在完成任何内部刷新周期
这可能是在处理在所述RAS ＃低到的时间
HIGH过渡。如果在DRAM控制器使用通过分布
喊出刷新序列，则不需要刷新突发
在退出自刷新。然而，如果在DRAM CON-
控制器采用了RAS ＃ - 只或突发刷新序列，
所有1024行必须在平均范围内刷新
内部刷新率，之前恢复正常
操作。
DRAM刷新
保留通过保持正确的存储单元数据
权力和执行任何RAS ＃循环（读，写）或
RAS ＃刷新周期（ RAS ＃ - 只， CBR或隐藏）
使RAS ＃地址的所有的1024组合
内执行
t
REF （MAX） ，而不管顺序。
社区康复，延伸和自刷新周期会
调用用于自动RAS＃内部刷新计数器
寻址。
一个可选的自刷新方式下是可用的“S”上
版本。自刷新功能由per-启动
形成了CBR刷新周期并持有RAS ＃ LOW
对于指定的
t
RASS 。在“S”选项允许用户
一个完全静态的，低功率的数据保留的选择
模式，或在延长的再一个动态刷新模式
的128ms的保鲜期，或每行，当使用125微秒
字写
RAS ＃
待机
返回RAS ＃和CAS ＃ HIGH终止
存储器周期和减小芯片的电流，以减小
待机水平。芯片被预处理为下一
在RAS ＃高时间周期。
低字节写入
CASL ＃
CASH ＃
WE＃
低字节
(DQ0-DQ7)
作者： WORD
存储
数据
1
1
0
1
1
1
1
1
输入
数据
0
0
1
0
0
0
0
0
输入
数据
存储
数据
0
0
1
0
0
0
0
0
存储
数据
0
0
1
0
0
0
0
0
输入
数据
1
1
0
1
1
1
1
1
输入
数据
存储
数据
1
1
0
1
1
1
1
1
高字节
(DQ8-DQ15)
作者： WORD
0
1
0
1
0
0
0
0
X
X
X
X
X
X
X
X
地址0
1
0
1
0
1
1
1
1
1
0
1
0
1
1
1
1
1
0
1
0
1
1
1
1
X
X
X
X
X
X
X
X
地址1
1
0
1
0
1
1
1
1
X =无效（无关）
科幻gure 3
WORD和字节写实例
1梅格×16 EDO DRAM
D52_B.p65 - 版本B ;酒馆。 3/01
4
美光科技公司保留更改产品或规格，恕不另行通知。
© 2001年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
