2MB ： 128K ×18 ， 64K X 32/36
流通SYNCBURST SRAM
真值表
地址CE ＃ CE2 CE2 ＃
二手
取消循环，掉电
无
H
X
X
取消循环，掉电
无
L
X
L
取消循环，掉电
无
L
H
X
取消循环，掉电
取消循环，掉电
贪睡模式，掉电
读周期，开始突发
读周期，开始突发
写周期，开始突发
读周期，开始突发
读周期，开始突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
写周期，继续突发
写周期，继续突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
写周期，暂停突发
写周期，暂停突发
无
无
无
外
外
外
外
外
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
L
L
X
L
L
L
L
L
X
X
H
H
X
H
X
X
H
H
X
H
X
H
X
L
L
L
L
L
X
X
X
X
X
X
X
X
X
X
X
X
L
X
X
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
手术
ZZ
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
ADSP ADSC ＃ ＃ ＃ ADV WRITE ＃ OE ＃
X
L
L
H
H
X
L
L
H
H
H
H
H
X
X
H
X
H
H
X
X
H
X
L
X
X
L
L
X
X
X
L
L
L
H
H
H
H
H
H
H
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
X
X
X
X
X
X
X
X
L
H
H
H
H
H
H
L
L
H
H
H
H
L
L
X
X
X
X
X
X
L
H
X
L
H
L
H
L
H
X
X
L
H
L
H
X
X
CLK
L-H
L-H
L-H
L-H
L-H
X
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
DQ
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
Q
高-Z
D
Q
高-Z
Q
高-Z
Q
高-Z
D
D
Q
高-Z
Q
高-Z
D
D
注意：
1， X表示“不关心”。 ＃表示低电平有效。 H表示逻辑高电平。 L表示逻辑低电平。
2.对于WRITE ＃ ，L是指任何一个或多个字节的写使能信号（BWA ＃ ， BWB ＃ ， BWC ＃ ，或BWD ＃）和BWE ＃是LOW或
GW ＃为低。写下所有BWX ＃ ， BWE ＃ ， GW ＃ HIGH ＃ = H 。
3. BWA ＃允许写入DQA引脚， DQPa 。 BWB ＃允许写入DQB引脚， DQPb 。 BWC ＃允许写入DQC
销， DQPc 。 BWD ＃允许写入DQD引脚， DQPd 。 DQPa和DQPb仅适用于X18和X36的版本。
DQPc和DQPd仅适用于X36的版本。
4.除OE ＃和ZZ所有输入必须满足建立和保持CLK周围的上升沿时间（由低至高） 。
5.等待状态，暂停爆裂插入。
6.下列读操作写操作时， OE ＃必须对输入数据建立时间之前HIGH并举行
在整个输入数据的高保持时间。
7.此设备包含的电路，以确保输出将在高阻电期间。
8. ADSP ＃ LOW总是启动在CLK的LH边缘的内部读。进行写操作，通过设置一个或多个执行
字节写使能信号， BWE ＃ LOW或GW ＃ LOW为CLK的后续LH优势。请参阅写入时序
示意图clari网络阳离子。
2MB ： 128K ×18 ， 64K X 32/36流通型SyncBurst SRAM
MT58L128L18F_2.p65 - 修订版6/01
8
美光科技公司保留更改产品或规格，恕不另行通知。
© 2000年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
