256MB和512MB （256 / 256MB ） ， P30-65nm
巴士业务
巴士业务
CE＃低和RST ＃高使设备读取操作。该器件内部解码
上位地址输入以确定所访问的块。 ADV ＃低开的内部地址
礼服锁存器。 OE ＃为低电平时激活所选数据的输出和门上的I / O总线。
在异步模式中，地址是当ADV ＃变为高或连续地锁存
流经如果ADV ＃为低。在同步模式中，地址由锁存
第一任的上升ADV ＃边缘或ADV ＃低（ WE＃下一个有效CLK边缘
RST ＃必须是V
IH
; CE ＃必须是V
IL
).
总线周期向/从P30-65nm设备符合标准的微处理器总线能操作
ations 。该总线的运行表显示总线操作和逻辑电平
必须施加到所述设备的控制信号输入端。
表9 ：公交运营
总线操作
读
异步
同步
写
输出禁用
待机
RESET
注意事项：
RST ＃
V
IH
V
IH
V
IH
V
IH
V
IH
V
IL
CLK
X
运行
X
X
X
X
ADV ＃
L
L
L
X
X
X
CE＃
L
L
L
L
H
X
OE ＃
L
L
H
H
X
X
WE＃
H
H
L
H
X
X
等待
拉高
驱动的
高-Z
高-Z
高-Z
高-Z
DQ [15：0 ]
产量
产量
输入
高-Z
高-Z
高-Z
1, 2
1
1
1, 3
笔记
1
1， X =无关（ H或L） 。
2.请参阅命令总线周期表中的有效DQ [ 15 ： 0 ]在写操作。
3. RST ＃必须在V
SS
± 0.2 V至符合规定的最大掉电电流。
读和写
要执行读操作， RST ＃和WE ＃必须被拉高，而CE ＃和OE ＃是
断言。 CE ＃是设备选择控制。当断言，它使闪存
装置。 OE＃为输出数据的控制。置位后，针对闪存DA-
TA被驱动到I / O总线。
写到
执行写入操作，无论CE ＃和WE ＃断言，而RST ＃和OE ＃是
拉高。在写操作期间，数据和地址锁存的上升沿
WE＃或CE ＃ ，以先到为准。命令总线周期表显示了总线周期
顺序为每个受支持设备的命令，而命令码和
定义表描述了每个命令。
注意：
写无效V操作
CC
和/或V的
PP
电压可产生杂散重
sults并且不应该尝试。
输出禁用
当OE ＃被撤消时，设备的输出的DQ [15：0 ]将被禁用，并置于高im-
pedance （高阻）状态，等待也被放置在高阻抗。
PDF ： 09005aef84566799
p30_65nm_256Mb - 512mb.pdf - 版本A 1/13 EN
23
美光科技公司保留更改产品或规格，恕不另行通知。
©
2013美光科技公司保留所有权利。
MICRON [ MICRON TECHNOLOGY ]
