2006年11月
修订版0.3
表1 ：频率表
反馈输出
分频器
÷2
÷4
÷8
PCS5I9351
VCO
输入时钟* 2
输入时钟* 4
输入时钟* 8
输入频率范围
（ AVDD = 3.3V ）
100MHz至200MHz的
50MHz至125MHz的
以25MHz的的62.5MHz
输入频率范围
（ AVDD = 2.5V ）
100MHz至190MHz
50MHz至95MHz
为25MHz至47.5MHz
表2 ：功能表
控制
REF_SEL
PLL_EN
OE ＃
拉美经济体系
SELB
SELC
SELD
默认
0
1
0
0
0
0
0
0
PCLK
旁路模式下， PLL禁用。该
输入时钟连接到输出
分频器
输出启用
÷ 2 （ A银行）
÷ 4 （ B组）
÷ 4 （ C银行）
÷ 4 （组D ）
1
TCLK
使能PLL 。 VCO的输出连接到
输出分频器
输出禁用（三态） ，压控振荡器运行
在其最低频率
÷ 4 （ A银行）
÷ 8 （ B组）
÷ 8 （ C银行）
÷ 8 （银行D）
绝对最大额定值
参数
V
DD
V
DD
V
IN
V
OUT
V
TT
LU
R
PS
T
S
T
A
T
J
Ø
JC
Ø
JA
ESD
H
FIT
描述
直流电源电压
直流工作电压
直流输入电压
直流输出电压
输出端接电压
闭锁抗扰度
电源的纹波
温度，贮藏
温度，工作环境
温度，结
耗散，结到外壳
耗散，结到环境
ESD保护（人体模型）
故障时间
条件
实用
相对于V
SS
相对于V
SS
实用
纹波频率在100kHz <
非官能
实用
实用
实用
实用
民
-0.3
2.375
-0.3
-0.3
200
最大
5.5
3.465
V
DD
+ 0.3
V
DD
+ 0.3
V
DD
÷2
150
单位
V
V
V
V
V
mA
MVP -P
°C
°C
°C
° C / W
° C / W
伏
PPM
-65
-40
42
105
2000
10
+150
+85
+150
生产测试
注意：这些仅仅是极限参数和功能操作不暗示。暴露在绝对最大额定值长时间会影响器件的
可靠性。
2.5V或3.3V ， 200MHz的， 9路输出零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
4 13
PULSECORE [ PulseCore Semiconductor ]
