2006年11月
修订版0.3
AC电气规格
(V
DD
= 3.3V ±5％ ，T
A
= -40 ° C至+ 85°C ）
1
参数
f
VCO
PCS5I9351
描述
VCO频率
条件
÷ 2反馈
÷ 4反馈
民
200
100
50
25
0
25
典型值
最大
500
200
125
62.5
200
75
1000
V
DD-
0.9
1.0
200
125
62.5
52.5
55
1.0
100
100
150
350
10
10
单位
兆赫
f
in
输入频率
÷ 8反馈
旁路模式
（ PLL_EN = 0）
LVPECL
LVPECL
0.8V至2.0V
÷ 2输出
兆赫
f
refDC
V
PP
V
CMR
t
r
, t
f
f
最大
输入占空比
峰峰值输入电压
共模范围
2
TCLK输入上升/下降时间
最大输出频率
%
mV
V
nS
兆赫
500
1.2
100
50
25
47.5
45
0.1
-100
-100
÷ 4输出
÷ 8输出
f
最大
< 100MHz的
f
最大
> 100MHz的
0.8V至2.4V
TCLK到FB_IN ，同样的VDD
PCLK到FB_IN ，同样的VDD
银行在相同的电压
银行在不同的电压
DC
t
r
, t
f
t
(φ)
t
SK （ O）
t
SK （ B）
t
PLZ ， HZ
t
PZL ，ZH
BW
输出占空比
输出上升/下降时间
传播延迟
（静态相位偏移）
输出至输出扭曲
银行对银行斜
输出禁止时间
输出使能时间
PLL的闭环带宽
(–3dB)
周期到周期抖动
周期抖动
I / O的相位抖动
最大PLL锁定时间
%
nS
pS
pS
pS
nS
nS
兆赫
÷ 2反馈
÷ 4反馈
÷ 8反馈
同频
多频
同频
多频
I / O相同的V
DD
2.2
0.85
0.6
150
250
100
150
175
1
pS
pS
pS
mS
t
JIT （ CC ）
t
JIT （ PER ）
t
JIT （ φ ）
t
LOCK
注： 1 AC特点，适用于50Ω到V并行输出端接
TT
。参数是通过表征保证，不是100 ％测试。
2. V
CMR
交流（AC）的差分输入信号的交叉点。当交叉点是V内获得正常交流操作
CMR
范围和输入
摆在于内伏
PP
（ AC）特定连接的阳离子。违反第五
CMR
或V
PP
影响静态相位偏移T（ φ ） 。
2.5V或3.3V ， 200MHz的， 9路输出零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
7 13
PULSECORE [ PulseCore Semiconductor ]
