互联网数据表
HYB18TC512[16/80]0BF
512兆位双数据速率 - 双SDRAM的
1.2
描述
锁存的差分时钟的交叉点（CK上升沿和
CK下降） 。所有I / O都具有单端同步
在源同步DQS或差分DQS ， DQS对
时尚。
一个16位的地址总线
×4
和
×8
有组织的组件
和一个15位的地址总线，用于
×16
组件是用来
传达的行，列和行地址信息在一个RAS-
CAS复用的风格。
在DDR2器件采用1.8 V
±
0.1 V电源
供应量。提供自动刷新和自刷新模式
随着各种节能省电模式。
描述的功能性和时序规范
包括在这个数据表是的DLL启用模式
操作。
在DDR2 SDRAM是PG- TFBGA封装。
512 MB的DDR2 DRAM是一种高速双数据 -
含536,870,912位速率两个CMOS DRAM设备
而在内部配置为四银行DRAM 。 512 -MB
设备组织成是32兆
×
4 I / O
×4
银行，
16兆位
×8
I / O
×
4银行或8兆比特
×16
I / O
×4
银行芯片。
这些器件实现高速传输速率开始
400 MB /秒/针一般应用。看
to
性能数据。
该设备被设计为符合所有DDR2 DRAM的关键
产品特点：
1.发布与CAS延迟时间相加，
2.写入延迟=读取延迟 - 1 ，
3.正常和实力弱的数据输出驱动器，
4.片外驱动器（ OCD ）阻抗调节
5.片上端接（ ODT ）的功能。
所有的控制和地址输入与同步
对外部提供的差分时钟。输入是
表5
对于符合RoHS的产品订货信息
产品类型
HYB18TC512160BF-2.5
HYB18TC512800BF-2.5
HYB18TC512160BF-3
HYB18TC512800BF-3
HYB18TC512160BF-3S
HYB18TC512800BF-3S
HYB18TC512160BF-3.7
HYB18TC512800BF-3.7
HYB18TC512160BF-5
HYB18TC512800BF-5
ORG
×16
×8
×16
×8
×16
×8
×16
×8
×16
×8
速度
DDR2-800E
DDR2-800E
DDR2-667C
DDR2-667C
DDR2-667D
DDR2-667D
DDR2-533C
DDR2-533C
DDR2-400B
DDR2-400B
CAS- RCD -RP
潜伏期
1)2)3)
6-6-6
6-6-6
4-4-4
4-4-4
5-5-5
5-5-5
4-4-4
4-4-4
3-3-3
3-3-3
时钟CAS- RCD -RP
（ MHz）的潜伏期
400
400
333
333
333
333
266
266
200
200
5-5-5
5-5-5
3-3-3
3-3-3
4-4-4
4-4-4
3-3-3
3-3-3
—
—
时钟套餐
（兆赫）
333
333
200
200
266
266
200
200
—
—
PG-TFBGA-84-8
PG-TFBGA-60-24
PG-TFBGA-84-8
PG-TFBGA-60-24
PG-TFBGA-84-8
PG-TFBGA-60-24
PG-TFBGA-84-8
PG-TFBGA-60-24
PG-TFBGA-84-8
PG-TFBGA-60-24
1 ） CAS ：列地址选通
2 ） RCD ：行列延时
3 ） RP ：行预充电
注：有关产品命名看
这个数据表
牧师1.11 ， 2006-09
03292006-HDLH-OAY6
6
QIMONDA [ QIMONDA AG ]
