互联网数据表
HYB18TC512[16/80]0BF
512兆位双数据速率 - 双SDRAM的
2
2.1
引脚配置
CPIN配置TFBGA - 60 TFBGA -84
本章包括引脚配置表。
一个DDR2 SDRAM的引脚配置中列出的功能
在Pin #和缓冲器类型中使用的缩写
列中的说明
和
分别。引脚编号为FBGA封装的描述
为
×4,
为
×8
和
为
×16.
表6
DDR2 SDRAM的引脚配置
球# / #引脚
名字
针
TYPE
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
卜FF器
TYPE
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
芯片选择
银行地址总线1 : 0
芯片选择
行地址选通(RAS) ,列地址选通(CAS) ,写
使能( WE)
时钟使能
行地址选通(RAS) ,列地址选通(CAS) ,写
使能( WE)
时钟使能
时钟信号CK,互补时钟信号CK的
功能
时钟信号
×8
组织
E8
F8
F2
J8
K8
K2
F7
G7
F3
G8
K7
L7
K3
L8
G2
G3
CK
CK
CKE
CK
CK
CKE
RAS
CAS
WE
CS
RAS
CAS
WE
CS
BA0
BA1
时钟信号CK,互补时钟信号CK的
时钟信号
×16
组织
控制信号的
×8
组织
控制信号的
×16
组织
牧师1.11 , 2006-09
03292006-HDLH-OAY6
7