K7A203600B
K7A203200B
特点
•同步操作。
• 2级流水线操作， 4连拍。
•片地址计数器。
•自定时写周期。
•在片内地址和控制寄存器。
• V
DD
= 3.3V + 0.3V / -0.165V电源。
• V
DDQ
电源电压3.3V + 0.3V / -0.165V为3.3V的I / O
或+ 2.5V 0.4V / -0.125V为2.5V的I / O 。
• 5V容限输入除I / O引脚。
•字节写入功能。
•全局写使能控制一个完整的总线宽度写。
•通过ZZ信号掉电状态。
• LBO引脚允许任何一个交错突发或线性的选择
爆裂。
•三个芯片使简单的深度扩展没有数据Cont-
nention ; 2cycle启用，回循环禁用。
•异步输出使能控制。
• ADSP ， ADSC ， ADV突发控制引脚。
• TTL电平的三态输出。
• 100 - TQFP - 1420A 。
•操作中commeical和工业温度范围。
64Kx36 / X32同步SRAM
64Kx36 & 64Kx32位同步流水线突发SRAM
概述
该K7A203600B和K7A203200B是2,359,296位同步
异步的静态随机存取存储器设计用于高
奔腾和Power PC的性能二级缓存
基础的系统。
它是作为对三十二分之三十六位，集成了64K字
地址和控制寄存器的2位的猝发地址计数器
并增加了一些新功能的高性能缓存
RAM的应用; GW ， BW ， LBO ， ZZ 。写周期是跨
应受自定时和同步。
全总线宽度写入由GW完成，每个字节写操作
通过WEX和BW的组合进行时， GW是
高。与CS
1
高， ADSP被封锁控制信号。
突发周期可以与任一地址状态启动
处理器（ ADSP ）或地址状态高速缓存控制器（ ADSC ）
输入。随后一阵地址生成接口
应受系统中的脉冲串序列，并通过控制
突发地址提前（ ADV ）的输入。
LBO引脚的直流操作并确定突发序列（线性
耳朵或交错） 。
ZZ引脚控制掉电状态，并降低待机
目前，无论CLK的。
该K7A203600B和K7A203200B使用制造
三星的高性能CMOS技术，是
可在一个100引脚TQFP封装。多个电源和
接地引脚被利用，以减少地面反弹。
快速访问TIMES
参数
周期
时钟存取时间
输出启用访问时间
符号
TCYC
TCD
TOE
-14
7.2
4.0
4.0
单位
ns
ns
ns
逻辑框图
CLK
LBO
控制
注册
ADV
ADSC
突发控制
逻辑
BURST
地址
A′0~A′1
计数器
A0~A1
64Kx36/32
内存
ARRAY
ADSP
A0~A15
地址
注册
A2~A15
CS1
CS2
CS2
GW
BW
WEX
（X = A，B， C，D）
OE
ZZ
DQa0 〜 DQd7
DQPa 〜 DQPd
数据在
注册
控制
注册
控制
逻辑
产量
注册
卜FF器
三十二分之三十六或18
-3-
2003年11月
修订版2.0
SAMSUNG [ SAMSUNG SEMICONDUCTOR ]
