78Q2120C
10/100BASE-TX
收发器
CDR立即重新对准时钟的相位
与输入数据同步。因此时钟
并购是快速和直接的。
100BASE-TX操作
100BASE-TX发送
该78Q2120C包含所有必需的
电路转换的发射的MII从一个信令
MAC到IEEE - 802.3兼容的数据流
驾驶五类UTP电缆。
内部PCS
接口映射从MII 4位半字节〜5位
在IEEE - 802.3的表24-1中定义的代码组。
这5位代码组，然后加扰和
被发送到前转换成串行数据流
MLT - 3脉冲整形电路和线路驱动器。该
脉冲整形器采用电流调制产生
期望的输出波形。控制上升/下降
时间中的MLT- 3信号是使用所获得的
精确控制电压斜坡发生器。该
线路驱动器需要一个外部1 ： 1的隔离
变压器接口与管路介质。该
中心抽头的变压器的初级侧的
必须连接至Vcc电源。
100BASE- TX接收
该78Q2120C收到125MBaud MLT- 3信号
通过以1：1的变压器。该信号变为
通过自适应的组合偏移调整
（基线漂移校正）和自适应
均等化。这些电路的作用是检测
造成的色散和衰减量
电缆和变压器，并恢复所接收的
脉冲的逻辑电平。增益的量和
均衡施加到脉冲的变化
检测到的衰减和分散，因此
与电缆的长度。该78Q2120C可以
补偿电缆损耗达至10dB频率为16 MHz 。
这种损失在附录A中表示为测试瓒5
在ANSI X3.263 ： 199X规格。对均衡
MLT- 3数据信号是双向切片和
所得的NRZI比特流被呈现给CDR
那里它被重新定时和解码，以NRZ格式。
重新定时的串行数据通过一个串行到
并行转换器，然后被解密并对齐
为5位码组。接收PCS接口
这些代码组映射到4比特的数据为MII为
在IEEE- 802.3的第24条表24-1列出。
PCS旁路模式（自动协商必须关闭）
在PCS旁路模式由拉PCSBP进入
高或通过设置寄存器位MR 16.1 。在此模式下
在78Q2120C接受炒5位码字
在TX_ER和TXD [3： 0]引脚， TX_ER作为
MSB数据输入。 5位码组是
转换成MLT- 3信号用于传输。
所接收的MLT -3信号转换成5位的NRZ
代码组，并从RX_ER输出和
RXD [ 3 ：0]引脚， RX_ER作为数据的MSB
输出。在RX_DV和TX_EN引脚未使用
PCS旁路模式。
10BASE -T操作
10Base-T传输
该78Q2120C需要通过4位并行NRZ数据
MII接口，并将其传递通过一个平行于
串口转换器。该数据然后通过传递
曼彻斯特编码器，预加重的脉冲整形器，
媒体过滤器，最后到双绞线线路驱动器。
脉冲整形器和过滤器确保输出
波形满足电压模板，频谱
在IEEE-第14条的内容要求详细
802.3 。接口双绞线介质是通过
中心抽头的1 ：1的变压器。
无需外部
过滤是必需的。在自动协商和
10BASE -T的空闲期间，链路脉冲被发送。
该78Q2120C采用一个内置定时器来
防止MAC从通过捕捉网络
过长的传输。当该定时器
到期后，芯片进入闲聊状态
停止发送。 Jabber的状态退出
经过信息产业部进入空闲状态为500 ± 250毫秒。
10BASE -T接收
该78Q2120C接收曼彻斯特编码
通过双绞线输入10BASE -T的数据，并
通过用一个限幅器将重新建立的逻辑电平
智能静噪功能。切片机自动
检测与所述的有效数据后调整其水平
适当的水平。数据被传递到CDR
其中，时钟恢复，并且数据是重新
定时和解码。从那里，数据进入
串行 - 并行转换器，用于传输到
通过媒体独立接口的MAC 。接口
到双绞线介质是通过一个外部1:1
变压器。检测极性信息和
内部电路内纠正。
极性校正
该78Q2120C是能够自动或手动
极性反转用于10BASE - T和自动协商
功能。寄存器位MR16.5和MR16.4控制这个
功能。默认值是
自动模式下MR16.5
低， MR16.4指示是否检测电路
已反相的输入信号。进入手动
模式， MR16.5应设置高MR16.4会
进而控制信号的极性。
REV 1.3
第3页： 35
©
2009年Teridian半导体公司
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
