78Q2120C
10/100BASE-TX
收发器
站管理界面
该站的管理界面包括
电路，该电路实现了串行通信协议作为
在IEEE- 802.3的第22.2.4.5描述。一个16
比特移位寄存器接收施加到所述串行数据
MDIO销在MDC时钟信号的上升沿。
一旦前置码被接收时，该站
管理控制逻辑查找启动OF-
帧序列和一个读或写操作码，
接着PHYAD和REGAD字段。对于
读操作时， MDIO接口变为启用
的输出和寄存器的数据加载到移位
寄存器用于传输。该78Q2120C可以工作
用1位前同步码，而不是32位
通过IEEE - 802.3规定。这允许更快的
的寄存器进行编程。如果寄存器不
在由REGAD字段所表示的地址存在或
如果PHYAD场是否78Q2120C不匹配
PHYAD由PHYAD销指出的，所述的读
MDIO端口将返回所有的人。对于写操作，
将数据移入和装入相应的
注册后的第十六位的数据已经
收到。
当PHYAD场是全零，则站
管理实体（ STA ）被请求的广播
数据事务。
所有的PHY共享相同的
管理接口必须对此作出回应
广播请求。该78Q2120C将响应
广播数据事务。
附加功能
LED指示灯
有七个LED管脚可用于
表示的操作的各种状态
78Q2120C 。有一个LED管脚，用于指示
链接起来（ LEDL ） ，其他人表示78Q2120C
要么发送（ LEDTX ）或接收（ LEDRX ）
1 ，表示一个碰撞事件（ LEDCOL ），两个
更反映数据速率（ LEDBTX和
LEDBT ）
和一种反映了操作的全双工模式
（ LEDFDX ） 。
中断引脚
该78Q2120C具有中断引脚（ INTR ）即
断言的，每当有八大中断的位
MR17.7 ：0被设定。这些中断标志位可
通过MR17.15禁用： 8中断允许位。
中断极性位， MR16.14 ，控制
INTR引脚的有效电平。当INTR引脚
不能断言，该引脚为高阻抗举行
状态。一个外部上拉或下拉电阻可
需要为与INTR引脚使用。
应用需求
RXIP / N端子连接
该TERIDIAN 78Q2120C的输入电路具有
改变了持续的性能改进。
设备版本C09要求RXIP / N
终端电阻器和变压器中心抽头
连接被直接连接到VCC为正确
接收操作。
请参考图1：典型的
应用电路原理图显示
需要RXIP / N端接电阻和
变压器中心抽头连接到VCC的
修订78Q2120C 。
第5页： 35
©
2009年Teridian半导体公司
REV 1.3
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
