78Q2120C
10/100BASE-TX
收发器
引脚说明
传说
TYPE
A
CIU
CID
CIS
CO
描述
模拟引脚
TTL电平输入w /拉（ 5V兼容）
TTL电平输入w /下拉
（ 5V兼容）
TTL电平输入w /施密特触发器
（ 5V兼容）
CMOS输出
S
供应
G
地
TYPE
CI
CIO
COZ
描述
TTL电平输入（ 5V兼容）
TTL兼容的双向引脚（ 5V兼容）
三态，能够CMOS输出
MII （媒体独立接口）
名字
TX_CLK
针
27
TYPE
COZ
描述
发送时钟： TX_CLK是一个连续的时钟，它提供一个定时
参考为TX_EN ， TX_ER和TXD [3：0 ]从MAC信号。该
时钟频率为25MHz的100BASE -TX模式，在2.5MHz的10BASE-T
模式。该引脚为三态的分离模式和TXHIM模式。
发送使能： TX_EN断言由MAC表明有效
用于传输的数据是存在于TXD [ 3 ：0]引脚。
TRANSMIT DATA： TXD [ 3：0]接收数据从MAC发送上
一个半字节的基础。这个数据被捕获在TX_CLK时的上升沿
TX_EN为高。
发送错误： TX_ER被置为高电平由MAC来请求一个
要发送的错误码组时， TX_EN为高。在PCS旁路模式
该引脚变为发送的5位码组的MSB。
CARRIER SENSE ：当78Q2120C是不是在中继器模式， CRS高
每当一个非空闲状态存在于发送器或接收器。
在中继器模式下， CRS的是，只有当在非空闲状态上存在的活性
接收器。该引脚为三态的分离模式。
碰撞： COL为高电平时，碰撞检测到的
媒体。在10BASE -T模式， COL也用于SQE测试功能。这
引脚为三态的分离模式。在半双工操作，上升
偶尔会出现时TX_CLK的上升沿COL的边缘。
接收时钟： RX_CLK是一个连续的时钟，它提供了一个定时
参照该MAC为RX_DV ， RX_ER和RXD [3： 0]信号。该
时钟频率为25MHz的100BASE -TX模式，在2.5MHz的10BASE-T
模式。以降低功耗在100BASE- TX模式中， 78Q2120C
提供了一个可选的模式，通过MR16.0启用，其中RX_CLK是
保持非活动状态（低）时，没有得到检测数据。该引脚为三态中
在分离模式。
接收数据有效： RX_DV为高电平，表明有效数据
本在RXD [3： 0]引脚。在100BASE - TX模式下，转换高配
序言的前半和被拉低时，最后一个半字节的数据有
被接收到。在10BASE-T模式下，它转变为高时，帧的开始
定界符（SFD ）被检测到。该引脚为三态的分离模式。
RECEIVE DATA ：收到的数据通过RXD提供给MAC [3：0 ] 。这些
引脚三态的分离模式。
REV 1.3
TX_EN
TXD [ 3：0]
28
32-29
CI
CI
TX_ER
26
CI
CRS
34
COZ
COL
33
COZ
RX_CLK
24
COZ
RX_DV
23
COZ
RXD [ 3：0]
19-22
COZ
第6页： 35
©
2009年Teridian半导体公司
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
