VIS
参数
对称
BOL
民
CLK周期时间
CL = 3
CL = 2
CLK到有效输出
延迟
CLK高脉冲宽度
CLK低脉冲宽度
CKE建立时间
CKE保持时间
地址建立时间
地址保持时间
命令设置时间
命令保持时间
数据输入建立时间
数据输入保持时间
输出数据保持
时间
CL = 3
CL = 2
CL = 3
CL = 2
t
CK3
t
CK2
t
AC3
t
AC2
t
CH
t
CL
t
中正
t
长实
t
AS
t
AH
t
CMS
t
CMH
t
DS
t
DH
t
OH3
t
OH2
t
LZ
t
HZ
t
RC
t
RAS
t
RCD
t
RP
t
RRD
t
DPL
t
T
t
RSC
t
REF
2.5
2.5
1.5
0.8
1.5
0.8
1.5
0.8
1.5
0.8
2.5
2.5
0
2.5
60
42
18
15
12
12
1
2
64
10
100K
5
6
7.5
5
6
-6
*1
最大
VG36644041DT / VG36648041DT / VG36641641DT
CMOS同步动态RAM
交流特性（Ta = 0 〜 70 ° C，V
DD
= V
DDQ
= 3.3
±
0.3V , V
SS
= V
SSQ
= 0V时，除非另有说明）
范围
-7
民
7
7.5
5.4
6
2.5
2.5
1.5
0.8
1.5
0.8
1.5
0.8
1.5
0.8
2.7
2.7
0
2.7
63
42
20
15
14
14
1
2
64
10
100K
5.4
2.5
2.5
1.5
0.8
1.5
0.8
1.5
0.8
1.5
0.8
2.7
3
0
2.7
67.5
45
20
20
15
15
1
2
64
10
100K
5.4
最大
民
7.5
10
5.4
6
3
3
2
1
2
1
2
1
2
1
3
3
0
3
70
50
20
20
20
20
1
2
64
10
100K
6
-7L
最大
民
8
10
6
6
-8H
最大
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
TCK
ms
*2
*2
*2
*2
单位
记
CLK在低输出 - z
CLK在H输出 - z
行周期时间
行活动时间
RAS到CAS延迟
行预充电时间
行积极主动延迟
数据进行预充电
转换时间
模式寄存器。集周期
刷新时间
笔记
1. -6级仅适用于4MX16选项。
2.如果时钟上升时间小于1ns的时间越长， （文/ 2-0.5ns ）应该被添加到该参数。
文档： 1G5-0177
Rev.2
第8页
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
