ALTERA/阿尔特拉 代理渠道 5CGXFC7C6U19I7N 集成电路IC 工业级芯片

PLL功能

Cyclone V设备中的PLL支持以下功能：

?频率合成

?片上时钟失调

?抖动衰减

?可编程输出时钟占空比

?PLL级联

?参考时钟切换

?可编程带宽

?PLL的用户模式重新配置

?每个分数PLL的低功率模式

?动态相移

?直接、源同步、零延迟缓冲器、外部反馈和LVDS

补偿模式

分数PLL

除了整数PLL，Cyclone V设备还使用分数PLL架构。

这些设备最多有八个PLL，每个PLL有九个输出计数器。您可以使用

输出计数器，以两种方式减少PLL的使用：

?通过使用

分数PL

?通过合成减少设备中使用的时钟引脚数量

来自单个参考时钟源的多个时钟频率

如果使用分数PLL模式，则可以使用PLL进行精度分数-N

频率合成消除了在您的

设计

可以使用收发器I/O未使用的收发器分数PLL

通过FPGA结构作为通用分数PLL。

FPGA通用I/O

Cyclone V设备提供高度可配置的GPIO。以下列表描述了

GPIO的特点：

?可编程总线保持和弱上拉

?LVDS输出缓冲器，带可编程差分输出电压（VOD）和

可编程预加重

?所有带OCT校准的I/O组的片上并行终端（RT-OCT）

限制终端阻抗变化

?片上动态终端，能够在系列和

并行终止，取决于是否在公共

信号完整性总线

?使用输入寄存器路径中的硬读FIFO轻松定时关闭支持，

以及具有精细和粗略结构的延迟锁定环（DLL）延迟链