ADSP-2183是DSP微型计算机

一般说明

ADSP-2183是一种为数字信号处理（DSP）和其他高速数字处理应用而优化的单片机。

ADSP-2183将ADSP-2100系列基本架构（三个计算单元、数据地址生成器和程序序列器）与两个串行端口、16位内部DMA端口、一个字节DMA端口、一个可编程定时器、标志I/O、广泛的中断能力以及片上程序和数据存储器结合在一起。

ADSP-2183集成了80K字节的片上存储器，配置为16K字（24位）的程序RAM和16K字（16位）的数据RAM。还提供了断电电路，以满足电池供电便携式设备的低功耗需求。ADSP-2183有128铅LQFP和144球迷你BGA封装。

此外，ADSP-2183支持新的指令，包括位操作位集、位清除、位切换、位测试-新ALU常数、新乘法指令（X平方）、偏置舍入、无结果ALU操作、I/O存储器传输和全局中断掩蔽，以增加灵活性。

ADSP-2183采用高速、双金属、低功耗CMOS工艺制造，指令周期为19ns。每一条指令都可以在一个处理器周期内执行。

ADSP-2183的灵活架构和综合指令集允许处理器并行执行多个操作。在一个处理器周期内，ADSP-2183可以：

（1）、生成下一个程序地址；

（2）、获取下一条指令；

（3）、执行一次或两次数据移动；

（4）、更新一个或两个数据地址指针；

（5）、执行计算操作。

当处理器继续：

（1）、通过两个串行端口接收和传输数据；

（2）、通过内部DMA端口接收和/或传输数据；

（3）、通过字节DMA端口接收和/或传输数据；

（4）、减量计时器。

开发系统

ADSP-2100系列开发软件是一套完整的软硬件系统开发工具，支持ADSP-2183。汇编程序具有易于编程和调试的代数语法。链接器将对象文件合并为可执行文件。模拟器提供一个交互式指令级仿真，具有可重构的用户界面，以显示硬件环境的不同部分。

EZ-KIT Lite是一个硬件/软件工具包，为ADSP-21xx系列提供了一个完整的开发环境：一个ADSP-2189M评估板，带有PC监控软件和汇编程序、连接器、模拟器和PROM拆分器软件。ADSP-2189M评估板是一个低成本、易于使用的硬件平台，您可以在这个平台上快速开始您的DSP软件设计。EZ-KIT Lite包括以下功能：

（1）、35.7兆赫ADSP-2189M；

（2）、带AD73322编解码器的全16位立体声音频输入/输出；

（3）、RS-232接口；

（4）、用于仿真器控制的EZ-ICE连接器；

（5）、数字信号处理器演示程序；

（6）、VisualDSP评估套件。

ADSP-218x EZ-ICE®仿真器有助于ADSP-218x系统的硬件调试。ADSP-218x集成了片上仿真支持和14针ICE端口接口。与其他ADSP-2100系列EZ ICEs相比，该接口提供了一个更简单的目标板连接，所需的机械间隙注意事项更少。使用EZ-ICE时，不需要从目标系统中删除ADSP-218x设备，也不需要任何适配器。由于EZ-ICE连接器的占地面积小，模拟可以在最终的电路板设计中得到支持。

EZ-ICE执行全套功能，包括：

（1）、在目标操作中

（2）、最多20个断点

（3）、单步或全速运行

（4）、可以检查和更改寄存器和内存值

（5）、PC上传和下载功能

（6）、程序引导和执行的指令级仿真

（7）、完整组装和拆卸说明

（8）、C源代码级调试

附加信息

本数据表概述了ADSP-2183的功能。有关处理器的体系结构和指令集的更多信息，请参阅ADSP-2100系列用户手册第三版。有关开发工具的详细信息，请参阅ADSP-2100系列开发工具数据表。

体系结构概述

ADSP-2183指令集提供灵活的数据移动和多功能（一个或两个数据与计算一起移动）指令。每一条指令都可以在一个处理器周期内执行。ADSP-2183汇编语言使用代数语法，便于编码和可读性。一套全面的开发工具支持程序开发。

图1是ADSP-2183的总体框图。处理器包含三个独立的计算单元：运算单元、乘法器/累加器（MAC）和移位器。计算单元直接处理16位数据，并具有支持多精度计算的规定。ALU执行一组标准的算术和逻辑操作；也支持除法原语。MAC执行单周期乘法、乘法/加法和乘法/减法运算，累积40位。移位器执行逻辑和算术移位、规范化、非规范化和派生指数运算。移位器可以有效地实现包括多字和块浮点表示的数字格式控制。

内部结果（R）总线连接计算单元，使得任何单元的输出可以是下一个循环中任何单元的输入。

ADSP-21xx系列DSP包含一个阴影寄存器，用于处理器的单周期上下文切换。

一个强大的程序序列器和两个专用的数据地址生成器确保操作数高效地传递到这些计算单元。sequencer支持条件跳转、子例程调用和单周期返回。使用内部循环计数器和循环堆栈，ADSP-2183以零开销执行循环代码；不需要显式跳转指令来维护循环。

两个数据地址生成器（DAG）为同时从数据内存和程序内存获取双操作数提供地址。每个DAG维护和更新四个地址指针。每当使用指针访问数据（间接寻址）时，它都会被四个可能的修改寄存器中的一个的值进行后修改。长度值可以与每个指针相关联，以实现循环缓冲区的自动模寻址。

通过使用五条内部总线实现高效的数据传输：

（1）、程序存储器地址（PMA）总线

（2）、程序存储器数据（PMD）总线

（3）、数据存储器地址（DMA）总线

（4）、数据存储数据（DMD）总线

（5）、结果（R）总线

两条地址总线（PMA和DMA）共享一条外部地址总线，允许存储器在片外扩展，两条数据总线（PMD和DMD）共享一条外部数据总线。字节内存空间和I/O内存空间也共享外部总线。

程序存储器可以同时存储指令和数据，允许ADSP-2183在一个周期内提取两个操作数，一个来自程序存储器，一个来自数据存储器。这个EZ-ICE和SoundPort是Analog Devices，Inc.的注册商标。

ADSP-2183可以从程序存储器中取出一个操作数，并在同一个周期中取出下一条指令。除了用于外部存储器连接的地址和数据总线外，ADSP-2183还具有用于连接外部系统的16位内部DMA端口（IDMA端口）。IDMA端口由16个数据/地址管脚和5个控制管脚组成。IDMA端口提供对DSPs片上程序和数据RAM的透明、直接访问。

字节DMA端口（BDMA端口）提供低成本字节宽内存接口。BDMA端口是双向的，可以直接寻址高达4兆字节的外部RAM或ROM，用于程序覆盖或数据表的片外存储。

字节存储器和I/O存储器空间接口支持慢存储器和I/O存储器映射外设，并具有可编程的等待状态生成。外部设备可以通过总线请求/授权信号（BR、BGH和BG）获得对外部总线的控制。一种执行模式（Go模式）允许ADSP-2183从片上存储器继续运行正常执行模式要求在授予总线时停止处理器。

ADSP-2183可以响应13个可能的中断，其中11个可以在任何给定的时间访问。最多可以有六个外部中断（一个边缘敏感、两个级别敏感和三个可配置）和七个由定时器、串行端口（运动）、字节DMA端口和断电电路生成的内部中断。还有一个主复位信号。

这两个串行端口提供了一个完整的同步串行接口，硬件上有可选的压扩，以及各种有帧或无帧数据传输和接收操作模式。每个端口可以产生一个内部可编程串行时钟或接受一个外部串行时钟。

ADSP-2183提供多达13个通用标志引脚。SPORT1上的数据输入和输出管脚也可以配置为输入标志和输出标志。此外，八个标志可编程为输入或输出，三个标志始终为输出。

可编程间隔定时器产生周期性中断。16位计数寄存器（TCOUNT）每n个处理器周期递减一次，其中n是存储在8位寄存器（TSCALE）中的缩放值。当计数寄存器的值达到零时，产生中断，计数寄存器从16位周期寄存器（TPERIOD）重新加载。

串行端口

ADSP-2183包含两个完整的同步串行端口（SPORT0和SPORT1），用于串行通信和多处理器通信。

以下是ADSP-2183运动版的功能一览表。有关详细信息，请参阅ADSP-2100系列用户手册第三版。

（1）、运动是双向的，有一个单独的、双缓冲的发送和接收部分。

（2）、SPORTs可以使用外部串行时钟，也可以在内部生成行串行时钟。

（3）、体育运动在接收和传输部分有独立的框架。部分以无帧模式运行，或内部或外部生成帧同步信号。帧同步信号是高电平或反向的，有两个脉冲宽度和定时。

管脚功能说明

这些ADSP-2183引脚只能连接到目标系统中的EZ-ICE连接器。这些引脚除了在模拟过程中没有功能，并且不需要上拉或下拉电阻器。

中断

中断控制器允许处理器以最小的开销响应11个可能的中断和复位。ADSP-2183提供四个专用的外部中断输入引脚IRQ2、IRQL0、IRQL1和IRQE。此外，SPORT1还可以重新配置为IRQ0、IRQ1、FLAG-In和退出，总共六次外部中断。美国存托股-2183还支持定时器、字节DMA端口、两个串行端口、软件和断电控制电路的内部中断。中断级别在内部划分优先级，并且可以单独屏蔽（断电和复位除外）。IRQ2、IRQ0和IRQ1输入引脚可以编程为水平或边缘敏感。IRQL0和IRQL1是水平敏感的，IRQE是边缘敏感的。所有中断的优先级和向量地址。

中断例程可以是嵌套的，优先级较高的中断优先，或者按顺序处理。中断可以用IMASK寄存器屏蔽或屏蔽。单个中断请求与IMASK中的位进行逻辑和运算；然后选择最高优先级的无掩码中断。断电中断是不允许的。

在执行修改IMASK寄存器的指令之后，ADSP-2183屏蔽了一个指令周期的所有中断。这不影响串行端口自动缓冲或DMA传输。

中断控制寄存器ICNTL控制中断嵌套，并将IRQ0、IRQ1和IRQ2外部中断定义为边缘或级别敏感。IRQE引脚是一个外部边缘敏感中断，可以强制和清除。IRQL0和IRQL1管脚是外部级敏感中断。

IFC寄存器是一个只写寄存器，用于强制和清除中断。

片上堆栈保留处理器状态，并在中断处理期间自动维护。堆栈有12层深，允许中断、循环和子程序嵌套。

以下指令允许全局启用或禁用中断服务（包括断电），而不管IMASK的状态如何。禁用中断不会影响串行端口自动缓冲或DMA。

取消；取消；

当处理器复位时，中断服务被启用。

低功率运行

ADSP-2183有三种低功耗模式，当设备在待机状态下工作时，这些模式显著降低了功耗。这些模式是：断电；闲置；慢怠速。也可以禁用CLKOUT引脚，以减少外部功耗。

断电

ADSP-2183处理器具有低功耗功能，通过硬件或软件控制使处理器进入非常低功耗休眠状态。下面是一个简短的断电功能列表。有关断电功能的详细信息，请参阅ADSP-2100系列用户手册第三版“系统接口”一章。

（1）、断电后快速恢复。处理器以300个时钟周期开始执行指令。

（2）、支持外部生成的TTL或CMOSprocessor时钟。外部时钟可以在断电期间继续运行，而不影响最低额定功率和300时钟周期恢复。

（3）、对晶体操作的支持包括禁用oscil lator以节省电源（处理器自动等待4096个CLKIN周期以使晶体振荡器启动和稳定），并允许振荡器运行以允许300个CLKIN周期启动。

（4）、断电由断电引脚（PWD）或软件断电强制位启动。

（5）、中断支持允许在选择性断电前执行无限数量的指令。掉电中断也可以用作不可屏蔽的边缘敏感中断。

（6）、上下文清除/保存控制允许处理器在断电状态下继续关闭或以干净的上下文开始。

（7）、复位引脚也可用于终止断电。

（8）、关机确认引脚指示处理器何时进入关机状态。

闲置

当ADSP-2183处于空闲模式时，处理器在低功耗状态下无限期等待，直到发生中断。当出现无掩码中断时，它将得到服务；然后继续执行空闲指令之后的指令。

慢车

在ADSP-2183上增强了空闲指令，使处理器的内部时钟信号变慢，进一步降低了功耗。降低的时钟频率是正常时钟频率的可编程部分，由空闲指令中给定的可选择除数指定。指令的格式是

空闲（n）；其中n=16、32、64或128。此指令保持处理器完全正常工作，但以较慢的时钟运行速度。当它处于这种状态时，处理器的其他内部时钟信号，如SCLK、CLKOUT和定时器时钟，会以相同的比率减少。当没有给出时钟除数时，指令的默认形式是标准空闲指令。

当使用IDLE（n）指令时，它有效地降低了处理器的内部时钟，从而降低了对传入中断的响应时间。标准空闲状态的一个周期响应时间增加了n个时钟除数。当接收到启用中断时，在恢复正常操作之前，ADSP-2183将保持在空闲状态，直到N个处理器周期的最大值（n＝16, 32, 64或128）。

当在具有外部生成的串行时钟（SCLK）的系统中使用空闲（n）指令时，串行时钟速率可能快于处理器降低的内部时钟速率。在这些条件下，中断不能以比服务更快的速率产生，这是由于处理器从空闲状态中出来的额外时间（最大的N个处理器周期）。

系统接口

图2显示了典型的基本系统配置，包括ADSP-2183、两个串行设备、一个字节宽的EPROM和可选的外部程序和数据覆盖存储器。可编程等待状态生成允许处理器轻松连接到速度较慢的外围设备。ADSP-2183还提供四个外部中断和两个串行端口或六个外部中断和一个串行端口。

时钟信号

ADSP-2183可以由晶体或ttl兼容时钟信号进行时钟。

CLKIN输入不能停止，不能在运行期间更改，也不能在正常运行期间低于指定频率运行。唯一的例外是处理器处于关机状态。有关更多信息，请参阅第9章，ADSP-2100系列用户手册第三版，了解有关此断电功能的详细信息。

如果使用外部时钟，它应该是以一半指令速率运行的TTL兼容信号。信号连接到处理器的CLKIN输入。当使用外部时钟时，外部输入必须保持未连接状态。

ADSP-2183使用的输入时钟的频率等于指令速率的一半；16.67mhz的输入时钟产生30ns的处理器周期（相当于33mhz）。通常，指令在一个处理器周期内执行。所有设备计时都与内部指令时钟速率相关，启用时由CLKOUT信号指示。

由于ADSP-2183包括片内振荡器电路，因此可以使用外部晶体。晶体应通过CLKIN和XTAL引脚连接，两个电容器如图3所示连接。电容值取决于晶体类型，应由晶体制造商指定。应使用并联谐振、基频、微处理器级晶体。

时钟输出（CLKOUT）信号由处理器以处理器的周期速率生成。这可以通过SPORT0自动缓冲控制寄存器中的CLKODIS位来启用和禁用。

重置

复位信号启动ADSP-2183的主复位。必须在通电顺序期间断言重置信号，以确保正确初始化。初始通电期间的复位必须保持足够长的时间，以使内部时钟稳定。如果在通电后的任何时间启动复位，时钟继续运行，不需要稳定时间。

通电顺序被定义为晶体振荡器电路在有效的VDD应用到处理器后稳定所需的总时间，以及内部锁相环（PLL）锁定到特定晶体频率所需的总时间。至少2000个CLKIN周期可确保PLL已锁定，但不包括晶体振荡器的启动时间。在此通电顺序中，复位信号应保持在低位。在随后的任何重置中，重置信号必须满足最小脉冲宽度规范tRSP。

复位输入包含一些滞后；但是，如果使用RC电路生成复位信号，建议使用外部施密特触发器。

主重置将所有内部堆栈指针设置为空堆栈条件，屏蔽所有中断并清除MSTAT寄存器。当RESET被释放时，如果没有挂起的总线请求并且芯片被配置为引导（MMAP=0），则执行引导加载序列。启动加载完成后，第一条指令从片上程序内存位置0x0000获取。

存储器结构

ADSP-2183提供多种内存和外围接口选项。关键功能组包括程序存储器、数据存储器、字节存储器和I/O。

程序存储器是一个24位宽的空间，用于存储指令操作码和数据。ADSP-2183芯片上有16K字的程序存储器RAM，能够使用外部数据总线访问两个8K的外部存储器覆盖空间。指令操作码和数据值都可以在一个周期内从片上程序存储器中读取。

数据存储器是一个16位宽的空间，用于存储数据变量和内存映射控制寄存器。ADSP-2183在片上的数据存储器RAM上有16K个字，由16352个用户可访问的位置和32个内存映射寄存器组成。支持还存在多达两个8K外部存储器覆盖空间通过外部数据总线。

字节存储器通过字节DMA（BDMA）端口提供对8位宽内存空间的访问。字节存储器接口利用八条数据线作为附加地址线，提供对4mbytes存储器的访问。这为BDMA端口提供了有效的22位地址范围。通电后，DSP可以自动从字节存储器加载引导代码。

I/O空间允许访问2048个16位宽数据位置。它用于与并行外围设备（如数据转换器和外部寄存器或锁存器）通信。

程序存储器

ADSP-2183包含一个16K×24片上程序RAM。片上程序存储器的设计允许每个周期最多两次访问，以便所有操作都能在一个周期内完成。此外，ADSP-2183允许使用8K外部内存覆盖。

程序内存空间组织由MMAP pin和PMOVLAY寄存器。通常，ADSP2183配置为MMAP=0，程序内存组织如图4所示。

当PMOVLAY寄存器设置为0时，可以在内部访问16K个字的内存。当PMOVLAY设置为0以外的值时，外部访问发生在地址0x2000到0x3FFF处。

此组织仅使用正常的14个地址位提供两个外部8K覆盖段。这允许使用两个外部段之一代替片上存储器进行简单的程序覆盖。使用此覆盖空间时必须小心，因为处理器核心（即序列器）不考虑PMOVLAY寄存器值。例如，如果在一个外部覆盖上发生循环操作，并且程序更改为另一个外部覆盖或内部内存，则可能发生不正确的循环操作。此外，在中断服务程序中必须小心，因为覆盖寄存器不会自动保存和恢复在处理器模式堆栈上。

对于ADSP-2100系列兼容性，允许MMAP=1。在此模式下，将禁用引导和覆盖内存（PMOVLAY必须为0）。图5显示了此配置中的内存映射。

数据存储器

ADSP-2183具有16352个16位字的内部数据存储器。此外，ADSP-2183允许使用8K外部内存覆盖。图6显示了数据内存的组织结构。

当DMOVLAY寄存器设置为0时，可以在内部访问16352个字的内存。当DMOVLAY设置为非0时，外部访问发生在地址0x0000到0x1FFF处。

这个组织只允许使用正常的14个地址位进行两个外部8K覆盖。

所有内部访问在一个周期内完成。使用DWAIT寄存器指定的等待状态来计时对外部内存的访问。

I/O空间

ADSP-2183支持称为I/O空间的额外外部内存空间。这个空间被设计成支持到外设或总线接口ASIC数据寄存器的简单连接。I/O空间支持2048个位置。使用外部地址总线的低11位；高3位未定义。在核心ADSP-2100系列指令集中添加了两条指令，用于读取和写入I/O内存空间。I/O空间还有四个专用的3位等待状态寄存器IOWAIT0-3，它为四个区域中的每一个指定最多七个自动生成的等待状态。

复合存储器选择（CMS）

ADSP-2183具有可编程存储器选择信号，用于为映射到多个空间的存储器生成存储器选择信号。生成的CMS信号与每个单独的存储器选择信号（PMS、DMS、BMS、IOMS）具有相同的定时，但可以组合它们的功能。

设置时，CMSSEL寄存器中的每个位都会导致在断言所选内存选择时断言CMS信号。例如，要使用32K字存储器作为程序和数据存储器，在CMSSEL寄存器中设置PMS和DMS位，并使用CMS引脚驱动存储器的芯片选择；使用DMS或PMS作为附加地址位。

CMS引脚的功能与其他存储器选择信号类似，具有相同的定时和总线请求逻辑。使能位中的1与所选存储器选择信号同时引起CMS信号的断言。除BMS位外，所有启用位在复位时默认为1。

字节存储器

字节内存空间是一个双向的、8位宽的外部内存空间，用于存储程序和数据。字节内存是使用BDMA特性访问的。字节存储空间为256页，每页16K×8。

ADSP-2183上的字节内存空间支持读写操作以及四种不同的数据格式。字节存储器使用数据位15:8作为数据。字节存储器使用数据位23:16和地址位13:0来创建22位地址。这允许使用高达4meg×8（32megabit）的ROM或RAM，而无需胶水逻辑。所有字节内存访问都由BMWAIT寄存器计时。

字节存储器DMA（BDMA）

字节存储器DMA控制器允许使用字节存储器空间加载和存储程序指令和数据。BDMA电路能够在处理器正常工作的情况下访问字节存储空间，并且每传输8、16或24位字只窃取一个DSP周期。

BDMA电路支持由BTYPE register字段选择的四种不同的数据格式。从字节内存空间中进行适当数量的8位访问，以生成所选的字大小。表V显示了BDMA电路支持的数据格式。

8位数据存储器格式中未使用的位用0填充。BIAD寄存器字段用于指定与传输有关的片上存储器的起始地址。14位磁珠寄存器指定外部字节内存空间的起始地址。8位BMPAGE寄存器指定外部字节内存空间的起始页。BDIR寄存器字段选择传输的方向。最后，14位BWCOUNT寄存器指定要传输的DSP字数，并启动BDMA电路传输。

在顺序寻址期间，BDMA访问可以跨越页面边界。BDMA中断在BWCOUNT寄存器指定的传输数完成时生成。BWCOUNT寄存器在每次传输后都会更新，因此可以使用它来检查传输的状态。当它达到零时，传输完成，并生成一个BDMA中断。在BDMA操作期间，DSP不得访问BMPAGE和珠寄存器。

BDMA传输的源或目标将始终是片上程序或数据存储器，不管MMAP、PMOVLAY或DMOVLAY。

当用非零值写入BWCOUNT寄存器时，BDMA电路开始执行字节存储器访问，等待状态由BMWAIT设置。这些访问将继续，直到计数达到零。当有足够的访问产生一个目的字时，它被传送到或从片上存储器传送出去。传输需要一个数字信号处理器周期。DSP对外部存储器的访问优先于BDMA字节存储器的访问。

BDMA上下文重置位（BCR）控制在进行BDMA访问时处理器是否被延迟。将BCR位设置为0允许处理器继续操作。将BCR位设置为1会导致处理器在BDMA访问发生时停止执行，以清除处理器的上下文，并在BDMA访问完成时在地址0开始执行。

内存DMA端口（IDMA端口）IDMA端口提供主机系统和ADSP-2183之间的有效通信方式。该端口用于以每个字仅一个DSP周期的开销访问DSP的片上程序存储器和数据存储器。但是，IDMA端口不能用于写入DSP的内存映射控制寄存器。

IDMA端口有一个16位多路地址和数据总线，支持24位程序存储器。IDMA端口是完全异步的，可以在ADSP-2183全速运行时写入。

DSP存储器地址被锁定，然后在每次IDMA事务后自动递增。因此，外部设备可以通过仅指定块的起始地址来访问顺序寻址存储器块。这会增加吞吐量，因为不必为每次内存访问发送地址。

IDMA端口访问分两个阶段进行。第一个是IDMA地址锁存周期。当确认被断言时，14位地址和1位目的地类型可以由外部设备驱动到总线上。地址指定片上内存位置；目标类型指定它是DM还是PM访问。地址锁存信号的下降沿将该值锁存到IDMAA寄存器中。

一旦存储了地址，数据就可以从ADSP-2183的片上存储器中读取或写入。断言选择行（IS）和适当的读写行（IRD和IWR分别）向ADSP-2183发出需要特定事务的信号。在这两种情况下，同步都有一个进程或周期延迟。内存访问会占用一个额外的处理器周期。

一旦访问发生，锁存地址将自动递增，并可能发生另一个访问。

通过IDMAA寄存器，DSP还可以指定DMA操作的起始地址和数据格式。

引导加载（引导）

ADSP-2183有两种机制，允许在复位后自动加载片上程序存储器。复位后的引导方法由MMAP和BMODE引脚控制。

BDMA引导

当BMODE和MMAP管脚指定BDMA引导（MMAP=0，BMODE=0）时，ADSP-2183在释放reset时启动BDMA引导序列。当指定BDMA引导时，BDMA接口在重置为以下默认值期间设置：BDIR、BMPAGE、BIAD和珠寄存器设置为0，BTYPE寄存器设置为0以指定程序内存24位字，BWCOUNT寄存器设置为32。这将导致32个字的片上程序存储器从字节存储器加载。这32个字用于设置BDMA以加载到剩余的程序代码中。BCR位也被设置为1，这将导致程序执行延迟，直到所有32个字都加载到片上程序存储器中。然后从地址0开始执行。

ADSP-2100系列开发软件（5.02版及更高版本）完全支持BDMA引导功能，可以生成字节内存空间兼容的引导代码。空闲指令还可用于允许处理器在通过BDMA接口继续引导时暂停执行。

IDMA引导

ADSP-2183还可以通过其内部DMA端口引导程序。如果BMODE=1，MMAP=0，ADSP-2183从IDMA端口引导。IDMA功能可以根据需要加载尽可能多的片上内存。程序执行被延迟，直到将onchip程序内存位置0写入。

ADSP-2100系列开发软件（5.02版及更高版本）可以生成与IDMA兼容的启动代码。

巴士申请及巴士批款

ADSP-2183可以将数据和地址总线的控制权交给外部设备。当外部设备需要访问内存时，它会断言总线请求（BR）信号。如果ADSP-2183不执行外部存储器访问，则在以下处理器周期中，它通过以下方式响应活动的BR输入：三个说明数据和地址总线以及PMS、DMS、BMS、CMS、IOMS、RD、WR输出驱动程序，断言总线授权（BG）信号，以及停止程序执行。

如果启用Go模式，ADSP-2183在遇到需要外部内存访问的指令之前不会停止程序执行。

如果在外部设备断言BR信号时ADSP-2183正在执行外部存储器访问，则在访问完成后的处理器周期之前，它不会三次声明存储器接口或断言BG信号。当总线被授予时，不需要完成指令。如果一条指令需要两个外部内存访问，则总线将在两个访问之间授予。当BR信号被释放时，处理器释放BG信号，重新启用输出驱动程序，并从停止点继续程序执行。

总线请求功能始终工作，包括处理器启动和重置激活时。

当ADSP-2183准备好执行指令时，BGH引脚被断言，但由于外部总线已被授予另一个设备而停止。另一个设备可以通过解除总线请求来释放总线。一旦总线被释放，ADSP-2183将解除BG和BGH的资产，并执行外部存储器访问。

标记I/O引脚

ADSP-2183有八个通用可编程输入/输出标志引脚。它们由两个内存映射寄存器控制。PFTYPE寄存器决定方向，1=输出，0=输入。PFDATA寄存器用于读取和写入管脚上的值。从配置为输入的管脚读取的数据与ADSP-2183的时钟同步。编程为输出的位将读取正在输出的值。PF管脚在复位时默认为输入。

除了可编程标志外，ADSP-2183还具有五个固定模式标志，即FLAG-In、FLAG-OUT、FL0、FL1和FL2。FL0-FL2是专用输出标志。FLAG_IN和FLAG_OUT作为SPORT1的替代配置提供。

指令集说明

ADSP-2183汇编语言指令集有一个代数语法，其设计是为了便于编码和可读性汇编语言充分利用了处理器独特的体系结构，具有以下优点：

（1）、代数语法无需记住密码汇编助记符。例如，典型的算术加法指令（如AR=AX0+AY0）类似于一个简单的等式。

（2）、每条指令汇编成一个24位的单词，可以在一个指令周期内执行。

（3）、语法为超集ADSP-2100系列汇编语言，与其他系列成员完全兼容源代码和目标代码。程序可能需要重新定位以利用片上存储器，并符合ADSP2183的中断向量和重置向量映射。

（4）、提供16个条件代码。对于条件跳转、调用、返回或算术指令，可以检查条件并在同一指令周期中执行操作。

（5）、多功能指令允许在一个指令周期内并行执行一个算术指令，最多两次取数或一次写入处理器内存空间。

EZ-ICE兼容系统的设计

ADSP-2183具有片内仿真支持和ICEPort，这是一组与EZ-ICE接口的特殊管脚。这些功能允许在不更换目标系统处理器的情况下，通过仅使用从目标系统到EZ-ICE的14针连接进行电路内仿真。目标系统必须有一个14针连接器，以接受EZ-ICE的电路内探针，一个14针插头。

ICE端口接口由以下ADSP-2183引脚组成：EBR EBG ERESET；EMS EINTECLK；ELIN ELOUT EE。

这些ADSP-2183引脚只能连接到目标系统中的EZ-ICE连接器。这些引脚除了在模拟过程中没有功能，并且不需要上拉或下拉电阻器。ADSP2183和连接器之间这些信号的记录道必须尽可能短，不超过3英寸。

EZ-ICE也使用以下管脚：；BR BG；RESETGND。

EZ-ICE使用EE（模拟器启用）信号来控制目标系统中的ADSP-2183。这会导致处理器使用其ERESET、EBR和EBG管脚，而不是RESET、BR和BG管脚。BG输出是三个状态。这些信号不需要在系统中进行跨接隔离。

EZ-ICE通过带状电缆和14针母插头连接到目标系统。带状电缆长10英寸，一端固定在EZ-ICE上。母插头插在目标板上的14针连接器（一个针带头）上。

EZ-ICE探头靶板连接器EZ-ICE连接器（标准针带头）如图7所示。如果要使用EZ-ICE，必须将此连接器添加到目标板设计中。确保系统中有足够的空间将EZ-ICE探头安装到14针连接器上。

14针，双列针带式收割台在销7位置键入，您必须将销7从收割台上拆下。销必须为0.025平方英寸，长度至少为0.20英寸。销间距应为0.1×0.1英寸。销条集管的所有侧面必须至少有0.15英寸的间隙，才能容纳EZ-ICE探针塞。可从3M、McKenzie和Samtec等供应商处获得销带头。

目标存储器接口

要使目标系统与EZ-ICE模拟器兼容，它必须符合下面列出的内存接口准则。

PM、DM、BM、IOM和CM

设计程序内存（PM）、数据内存（DM），字节存储器（BM）、I/O存储器（IOM）和复合存储器（CM）外部接口，以符合最坏情况下的设备计时要求和DSP数据表中规定的开关特性。EZ-ICE的性能可能接近于针对某些存储器访问时序要求和开关特性发布的最坏情况规范。

注：如果您的目标不符合内存访问参数的最坏情况芯片规范，则可能无法以所需的CLKIN频率模拟您的电路。根据违反规范的严重程度，您可能在制造系统时遇到问题，因为在已发布的限制内，数字信号处理器组件在开关特性和时序要求方面存在统计上的差异。

限制：目标系统中使用的ADSP-2183（RD、WR、PMS、DMS、BMS、CMS和IOM）上的所有存储器选通信号在使用EZ-ICE时必须连接10 kΩ上拉电阻器。上拉电阻器是必要的，因为在典型的EZ-ICE调试会话导致的长时间三态条件下，没有内部上拉来保证其状态。当不使用EZ-ICE时，这些电阻可以根据您的选择移除。

目标系统接口信号

安装EZ-ICE板后，某些系统信号的性能会发生变化。将您的系统设计为与EZ-ICE板引入的以下系统接口信号更改兼容：

（1）、EZ-ICE仿真在目标电路和复位信号上的数字信号处理器之间引入8 ns的传输延迟。

（2）、EZ-ICE仿真在目标电路和BR信号上的数字信号处理器之间引入8 ns的传输延迟。

（3）、EZ-ICE仿真在单步执行时忽略重置和BR。

（4）、EZ-ICE仿真在模拟器空间（DSP暂停）时忽略重置和BR。

（5）、EZ-ICE仿真在某些模式下忽略目标BR的状态。因此，仅当EZ-ICE板的DSP断言总线授权（BG）时，目标系统才可以控制DSP的外部存储器总线。

目标架构文件

EZ-ICE软件允许您以链接（可执行）的形式加载程序。EZ-ICE PC程序无法加载位于启动页（通过链接器）中的可执行文件部分。除了启动页0（加载到PM RAM中）之外，映射到启动页的可执行文件的所有部分都不会加载。

在使用EZ-ICE时，编写目标体系结构文件以指示只有PM RAM可用于程序存储软件的加载功能。数据可以加载到PM RAM或数据挖掘内存。

定时参数

一般说明

使用给定的精确计时信息。不要试图从其他的加法或减法中导出参数。虽然加法或减法会对单个设备产生有意义的结果，但本数据表中给出的值反映了统计变化和最坏情况。因此，不能有意义地将参数相加以获得更长的时间。

计时注意事项

开关特性指定处理器如何更改其信号。您无法控制处理器外部的定时电路必须设计为与这些信号特性兼容。开关特性告诉你处理器在给定的情况下会做什么。您还可以使用切换特性来确保连接到处理器的设备（如内存）的任何计时要求都得到满足。时间要求适用于由处理器外部电路控制的信号，如用于读取操作的数据输入。时序要求保证处理器与其他设备一起正常工作。

输出驱动电流

图19显示了输出驱动器的典型I-V特性ADSP-2183的。曲线表示当前驱动输出驱动器作为输出电压函数的能力。

功耗

为了确定特定应用中的总功耗，应为每个输出应用以下等式：

c=负载电容，f=输出开关频率。

例子：在使用外部数据存储器而没有其他输出为有源，功耗计算如下跟随：假设：每次循环访问外部数据存储器，50%的地址引脚切换。外部数据存储器写入每隔一个周期进行一次50%的数据管脚切换。每个地址和数据管脚的总负载为10 pF。应用程序在VDD=3.3 V和tCK=30.0 ns下运行。总功耗=PINT+（C×VDD2×f）

PINT=功率对频率的内部功耗图表（图20）。

本例的总功耗为PINT+50.7 mW。

电容性负载

图22和23显示了ADSP-2183的电容性负载特性。

测试条件输出禁用时间

当输出引脚停止驱动并开始从测量的输出高或低电压过渡到高阻抗状态时，将被视为禁用。输出禁用时间（tDIS）是tMEASURED和tDECAY的差值，如输出启用/禁用图所示。时间是从参考信号达到高或低电压电平到输出电压从测量的输出高或低电压变化0.5 V的间隔。衰减时间tDECAY取决于输出引脚上的电容负载CL和电流负载iL。它可以用下列方程来近似：

是经过计算的。如果多个管脚（如数据总线）被禁用，则测量值为停止驱动的最后一个管脚的测量值。

输出启用时间

当输出管脚从高阻抗状态过渡到开始驱动时，输出管脚被认为是启用的。输出启用时间（tENA）是从参考信号达到高或低电压水平到输出达到指定的高或低跳闸点的时间间隔，如输出启用/禁用图所示。如果启用了多个管脚（如数据总线），则测量值为开始驱动的第一个管脚的测量值。

环境条件

环境温度额定值：

TAMB=TCASE–（PD×θCA）

TCASE=外壳温度，单位为°C PD=功耗，单位为Wθ=热阻（外壳对环境）θ=热阻（连接到环境） θ=热阻（连接到外壳）