EDX5116ADSE
引脚说明
装置。引脚的第一组提供了必要的供给
电压。这些包括VDD和GND用于芯和接口
面的逻辑，用于接收输入信号，并VTERM为VREF
驱动输出信号。
销的下一个组用于高带宽存储器
访问。这些措施包括DQ15..0和DQN15..0携带
表1
针
信号
VDD
GND
VREF
VTERM
DQ15..0
DQN15..0
RQ11..0
CFM
CFMN
RST
CMD
SCK
SDI
SDO
RSRV
I / O
-
-
-
-
I / O
I / O
I
I
I
I
I
I
I
O
-
TYPE
-
-
-
-
DRSL
a
DRSL
a
RSL
a
DIFFCLK
a
DIFFCLK
a
RSL
a
RSL
a
RSL
a
RSL
a
CMOS
a
-
NO 。引脚
22
24
1
4
16
16
12
1
1
1
1
1
1
1
2
104
读取和写入数据的信号， RQ11..0用于执行请求显
的NAL和CFM和CFMN携带定时信息
所用的DQ ， DQN ，和RQ信号。
最后一组的管脚包括所用的串行接口
为控制寄存器的访问。这些措施包括RST初始化
该装置的状态， CMD用于实施指令信号
SDI和SDO用于执行寄存器读取数据，和SCK用于CAR-
rying使用了RST ， SDI，SDO中的定时信息，并
CMD信号。
描述
描述
电源电压的装置的核心和接口逻辑。
对于该装置的核心和接口逻辑电路的接地参考。
逻辑阈值参考电压为RSL的信号。
终止电压为DRSL信号。
正的数据信号携带的写入或读出的数据和从设备。
负的数据信号携带的写入或读出的数据和从设备。
请求信号的传送控制和地址信息的装置。
从主时钟 - 正接口时钟用于接收RSL信号，
接收和处理来自信道发送DRSL信号。
时钟从主 - 负接口时钟用于接收信号的RSL ，
并接收和处理来自信道发送DRSL信号。
复位输入 - 此引脚用于初始化设备。
指令输入 - 此引脚进行命令，地址和控制寄存器写
数据插入设备。
串行时钟输入 - 时钟源用于读取和写入CON组
控制寄存器。
串行数据输入 - 此引脚进行控制寄存器通过设备读取数据。
该引脚也被用来初始化该设备。
串行数据输出 - 该引脚进行控制寄存器读取从设备的数据。
该引脚也被用来初始化该设备。
保留引脚 - 按照连接Rambus公司的XDR系统设计指南
RSRV销
每包的总针数
一。所有DQ和CFM信号是高真;低电压为逻辑0和高电压是逻辑1 。
所有DQN ， CFMN ， RQ ， RSL和CMOS信号是低电平有效;高电压是逻辑0和低电压逻辑1 。
数据表E1033E40 （版本4.0 ）
7
ELPIDA [ ELPIDA MEMORY ]
