HYMD232646B(L)8-M/K/H/L
5.
6.
CK ， / CK摆率是> = 1.0V / ns的
这些参数quarantee设备定时，但它们不必在每台设备上进行测试，并且它们可以由quaranteed
设计和测试的相关性。
数据锁存数据选通信号（ LDQS / UDQS ）的上升沿和下降沿： DQ ， LDM / UDM 。
200个循环的自刷新退出命令，其中CKE保持高电平后稳定的输入时钟最小，完成要求
自刷新退出并锁定DDR SDRAM的内部DLL电路。
分（ TCL，总胆固醇），指的是实际的时钟为低的时间和实际时钟高时间较小的作为提供给设备
（也就是这个值可以是大于TCL和总胆固醇的最小规格限制） 。
THP =最小半个时钟周期对于任何给定的周期，由时钟高或低时钟（TCH ， TCL ）定义。 TQHS由
tDQSQmax ，片上时钟电路的脉宽失真，数据管脚到管脚时滞和输出图案效果和p沟道
到输出驱动器的n沟道型的变化。
该降额表用于增加TDS / TDH在情况下的输入转换速率低于0.5V / ns的。
输入建立/保持摆率降额表。
输入建立/保持摆率
V / ns的
0.5
0.4
0.3
达阵
ps
0
+75
+150
三角洲TDH
ps
0
+75
+150
7.
8.
9.
10.
11
.
12.
I / O设置/保持高原降额。该降额表用于增加TDS / TDH中的情况下，输入电平低于平
VREF +/- 310mV最高为2ns的持续时间。
I / O输入电平
mV
+280
达阵
ps
+50
三角洲TDH
ps
+50
13.
I / O设置/保持三角洲反压摆率降额。该降额表用于增加TDS / TDH在情况下的DQ和
DQS杀率不同。三角洲反压摆率的计算公式为（ 1 / SlewRate1 ） - （ 1 / SlewRate2 ） 。例如，如果转换速率
1 = 0.5V / ns的和摆率2 = 0.4V / N则三角洲反压摆率= -0.5ns / V 。
(1/SlewRate1)-(1/SlewRate2)
NS / V
0
+/-0.25
+/- 0.5
达阵
ps
0
+50
+100
三角洲TDH
ps
0
+50
+100
14.
DQS ， DM和DQ输入转换率规定为防止数据的双时钟和维护建立和保持时间。
通过DC区域信号transi业必须是单调的。
tDAL = （ tDPL / TCK ） + （TRP / TCK ） 。对于上述各方面的，如果不是已经整数，舍入到下一个最高的整数。
TCK是等于实际的系统时钟周期时间。
例如：对于DDR266B在CL = 2.5和TCK = 7.5纳秒，
tDAL = （ 15纳秒/ 7.5纳秒） + （ 20纳秒/ 7.5纳秒） = （ 2.00 ） + （ 2.67 ）
圆了每个非整数到下一个最高的整数：= （2）+ （3） ， tDAL = 5时钟
对于不具有内部RAS锁定电路部分，主动阅读与自动预充电延迟应
tRAS的 - BL / 2× TCK 。
太赫兹和TLZ跃迁发生在相同的访问时间窗作为有效数据trasitions 。这些参数不是引用
到一个特定的电压电平，但指定当该装置输出不再找到（HZ） ，或者开始驱动（LZ） 。
15.
16.
17.
修订版0.2 /十二月02
11
HYNIX [ HYNIX SEMICONDUCTOR ]
