VIS
Pin Configuration
V
DD
DQ0
V
DDQ
DQ1
DQ2
V
SSQ
DQ3
DQ4
V
DDQ
DQ5
DQ6
V
SSQ
DQ7
NC
V
DD
DQM0
WE
CAS
RAS
CS
NC
A11/BA
NC
A10/AP
A0
A1
A2
DQM2
V
DD
NC
DQ16
V
SSQ
DQ17
DQ18
V
DDQ
DQ19
DQ20
V
SSQ
DQ21
DQ22
V
DDQ
DQ23
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
Preliminary
VG3664321(4)1(2)BT
CMOS Synchronous Dynamic RAM
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
V
SS
DQ15
V
SSQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
SSQ
DQ10
DQ9
V
DDQ
DQ8
NC
V
SS
DQM1
NC (VREF)
NC
CLK
CKE
A9
A8
A7
A6
A5
A4
A3
DQM3
V
SS
NC
DQ31
V
DDQ
DQ30
DQ29
V
SSQ
DQ28
DQ27
V
DDQ
DQ26
DQ25
V
SSQ
DQ24
V
SS
Pin Description
VG36643211 (2)
Pin Name
A0 - A11
Function
Address inputs
- Row address
A0 - A10
- Column address A0 - A8
A11 : Bank select
Data - in/data - out
Row address strobe
Column address strobe
Write enable
Ground
Power ( + 3.3V)
Pin Name
DQM0 ~ 3
Function
DQ Mask enable
DQ0 ~ DQ31
RAS
CAS
WE
V
SS
V
DD
CLK
CKE
CS
V
DDQ
V
SSQ
(V
REF
)
Clock input
Clock enable
Chip select
Supply voltage for DQ
Ground for DQ
Reference Voltage, SSTL - 3 only
Document : 1G5-0099
Rev.1
Page 2
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
