WCSN0436V1P
开关特性
在整个工作范围
[13, 14, 15]
-166
参数
t
CYC
t
CH
t
CL
t
AS
t
AH
t
CO
t
DOH
t
CENS
t
CENH
t
WES
t
WEH
t
ALS
t
ALH
t
DS
t
DH
t
CES
t
CEH
t
CHZ
t
CLZ
t
EOHZ
t
EOLZ
t
EOV
描述
时钟周期时间
时钟高
时钟低
地址建立之前CLK
上升
地址保持CLK崛起后
数据输出有效后CLK
上升
数据输出保持CLK后
上升
CEN建立CLK兴起之前
CEN保持CLK崛起后
GW ， BWS
[3:0]
建立之前
CLK崛起
GW ， BWS
[3:0]
保持CLK后
上升
ADV / LD建立之前CLK
上升
CLK上升后ADV / LD保持
数据输入建立之前CLK
上升
芯片使能设置之前
CLK崛起
芯片使能保持CLK后
上升
时钟到高阻
[12, 14, 15, 16]
时钟为低-Z
[12, 14, 15, 16]
14, 15, 16]
6.6
2.5
2.5
1.5
0.5
-143
7.0
2.8
2.8
2.0
0.5
-133
7.5
3.0
3.0
2.0
0.5
-100
10
4.0
4.0
2.2
0.5
-80
12.5
4.0
4.0
2.5
1.0
ns
ns
ns
ns
ns
7.0
1.5
2.5
1.0
2.5
1.0
2.5
1.0
2.5
1.0
2.5
1.0
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
5.0
7.0
0
ns
ns
ns
ns
7.0
ns
分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。单位
5.0
1.4
1.4
1.5
0.5
3.5
1.5
1.5
0.5
1.5
0.5
1.5
0.5
1.5
1.5
0.5
1.5
0.5
1.5
0.5
1.5
0.5
1.5
0.5
3.2
3.0
0.0
3.2
0
3.5
1.5
1.5
3.0
0
4.0
3.2
3.8
1.5
2.0
0.5
2.0
0.5
2.0
0.5
1.7
0.5
2.0
0.5
1.5
1.5
4.0
1.5
2.0
0.5
2.0
0.5
2.0
0.5
1.7
0.5
2.0
0.5
3.5
4.0
0
1.5
1.5
4.2
1.5
2.2
0.5
2.2
0.5
2.2
0.5
2.0
0.5
2.2
0.5
3.5
4.2
0
4.2
1.5
1.5
5.0
数据输入保持CLK后上升0.5
1.5
0.5
1.5
1.5
3.5
5.0
1.5
1.5
OE高到输出高阻
[12,
OE低到输出低-Z
[12,
OE低到输出有效
[14]
5.0
注意事项：
14. t
CHZ
, t
CLZ
, t
OEV
, t
EOLZ
和叔
EOHZ
在显示部分A / C测试条件规定（一）交流测试负载。过渡测
±
200毫伏的稳定状态
电压。
15.在任何给定的电压和温度，叔
EOHZ
小于吨
EOLZ
和T
CHZ
小于吨
CLZ
共享相同的时，以消除静态存储器之间的总线争用
数据总线。这些规范并不意味着一个总线争用条件，但反映出保证在最坏的情况下，用户的条件参数。装置的设计
以实现高阻抗之前从低到Z中的相同的系统条件下进行。
16.这个参数进行采样，而不是100 ％测试。
文件编号： 38-05246牧师**
第9页14
WEIDA [ WEIDA SEMICONDUCTOR, INC. ]
