半导体材料三巨头展开先进制程竞逐

50年来，IC厂商一直在追随颠覆性的创新，这意味着固定总面积的晶体管总数每两年增加一次，半导体材料的工艺小型化不断推进。在晶体管结构选择层面，台积电、英特尔、三星现阶段都选择鳍式场效应晶体管(FinFET)结构，而下一代的晶体管结构是平面环绕栅极(GAA)结构，这意味着更高的栅极接触总面积改善了对晶体管导电安全沟道的控制，从而降低了实际工作电压、漏电流，合理降低了集成ic的计算功能损耗和工作温度。

对5G、AI、云托管计算等高效计算的需求不断提升，带动了AZ431AN-ATRE1半导体材料优秀技术的发展趋势。随着半导体材料的微细加工水平和产品研发成本的不断提高，半导体材料的优秀技术逐渐成为极少数ic厂商的垄断技术，这也带动了台积电、三星和英特尔近年来在优秀技术上的竞争。

50年来，IC厂商一直在追随颠覆性的创新，这意味着固定总面积的晶体管总数每两年增加一次，半导体材料的工艺小型化不断推进。其中最关键的关键技术是定义晶体管特性、规格和尺寸的小型化技术。随着工艺微电影的不断推广，意味着晶体管规格的影视技术连接点不断减少，从20世纪80年代的微米水平降到2004年以后的纳米技术水平，担心台积电和三星在2020年引入量产的5纳米技术。

微技术连接点的推广是遵循全球重点集成电路制造研究所共同制定的国际半导体技术路线图(ITRS)。2004年进入90纳米技术连接点后，遇到了不断小型化的技术挑战和成本费用的压力。ITRS参与团队成员，即重点IC厂商，相继退出优秀工艺产品的研发，从2001年的19家逐渐减少到2016年的5家:台积电、英特尔、三星、GlobalFoundries及其关联，mainlandChinaSMIC紧随其后。半导体材料技术专业的代工生产产业生态已经建立，集成电路厂商将不再是集成电路规格型号的核心，而是系统软件需求、集成电路设计方案商家和集成电路厂商共同决策。

ITRS在2017年也取得了成功。它不是ITRS，而是一个国际组件和系统软件路线图(IRDS)，更侧重于新系统的要求。随着powerconnection和GlobalFoundries宣布在2017年和2018年放弃7纳米技术，世界上半导体材料的杰出工艺最终集中在台积电、英特尔和三星上。

在卓越工艺技术的发展趋势中，英特尔肯定是较早处于领先地位，其技术超越台积电和三星几代人。众所周知，2014年进入14纳米技术工艺后，英特尔在下一代10纳米材料连接点的产品研发上陷入了短板，而台积电和三星则顺势追赶，分别在2018年推出7纳米量产工艺，2020年推出5纳米量产工艺。

虽然英特尔在2019年推出了10纳米批量生产工艺，但已经落后台积电和三星一年左右，危及自制先进集成ic的产能和竞争力。为了防止先进集成ic的市场份额下滑，英特尔在下一个技术连接点积极投入产品研发，不得不认真评估授权台积电或三星制造部分集成ic的计划。

在晶体管结构选择层面，台积电、英特尔、三星现阶段都选择鳍式场效应晶体管(FinFET)结构，而下一代的晶体管结构是平面环绕栅极(GAA)结构，这意味着更高的栅极接触总面积改善了对晶体管导电安全沟道的控制，从而降低了实际工作电压、漏电流，合理降低了集成ic的计算功能损耗和工作温度。

技术领先的台积电预测，3nm技术连接点将继续使用FinFET结构，2nm技术连接点整体引入GAA结构。但已经过时的三星和英特尔选择下一个技术连接点(三星3nm技术，英特尔5nm技术)引入GAA结构，试图说明GAA结构的优势可以提高芯片的效率，以适应与台积电的市场竞争。三星还计划在2021年提前推出3nm技术的GAA批量生产工艺，在技术连接点的推广进度上再次获得领先水平。

为了实现集成电路计算效率的不断提高，突破性创新规定总面积固定的晶体管总数每两年增加一次。但是随着技术连接点的推广，影视技术及其配套的塑料薄膜、蚀刻加工等的技术挑战。，产品研发成本持续上升。经过50多年的颠覆性创新，已经遇到了极限。以台积电和三星为例，各个技术连接点的规格小型化早已无法达到增加晶体管总数的总体目标，因此必然意味着一种提高晶体管相对密度的新途径。

根据IRDS的总体规划，2021~2022年后，FinFET结构将被GAA结构取代，半导体材料的优良工艺可能向2nm材料的结方向发展，但工艺小型化的优越性、难度系数和成本可能难以承受。取而代之的是，将在同一技术结中开发新的晶体管结构，其中流行的技术发展前景，即通过晶体管的向上叠层来增加晶体管的总数和相对密度，然后下一步是通过调整晶体管上的金属互连结构来减少互连的室内空间，从而产生更集中的功率电路重叠叠层，从而减少逻辑模块的总面积。预计未来十年，晶体管和互连线的叠层技术将是半导体材料工艺产品研发的重点方向，IC设计方案、工艺、原材料、封装及其工艺机械设备等所有相关技术必须紧密配合。

颠覆性创新遇到了极限。以MOSFET为主导的硅晶体管在2nm材料的连接点后，遇到了技术和成本的双向缺点。新的芯片结构，如晶体管和互连线的三维堆叠设计方案，已被确立为未来十年发展趋势的关键。

为了满足提高集成电路计算效率的要求，集成电路制造商必须不断投资于产品研发，除了精湛的技术之外，新结构、新材料或新元件物理的发展趋势将是新竞争的关键。