CY7C9689A
引脚说明
（续）
针
名字
I / O特性
信号说明
并行接收命令输出。
当解码器启用（ ENCBYP高）这些输出体现价值
对于最近接收RXCMD [1：0 ] 。
当BYTE8 / 10为高电平，并且解码器被旁路（ ENCBYP是低的） ，
这些输出也没有意义，并驱动为低电平。
当BYTE8 / 10为低，并且解码器被旁路（ ENCBYP是低的） ，
RXCMD [1：0 ]用作12位的第11和第12 （MSB）的位
无解码接收字符。
当接收FIFO被禁用（ FIFOBYP是低的） ，这个输出的变化
在RXCLK输出的上升沿。当接收FIFO使能
（ FIFOBYP为HIGH时） ，这些输出在RXCLK的上升沿改变
输入。
RXEN是一个三态控制RXCMD [ 1 ： 0 ] 。
接收使能输入。
RXEN是一个三态控制的并行数据总线的读操作。 RXEN
被采样的RXCLK输入（或输出）的上升沿，使
并行数据总线读操作（选择时） 。该装置被选择时
期间RXCLK周期紧跟在其中RXEN置位
CE采样为低电平。该并行数据引脚被驱动到后的活性水平
上升RXCLK的边缘。当RXEN撤除（结束选择）的
并行数据引脚为高阻后RXCLK上升沿。
根据上EXTFIFO水平，这个信号可以是高有效或
低。如果EXTFIFO为低，则RXEN为低电平有效。如果EXTFIFO为高电平时，则
RXEN为高电平有效。数据被下列任何时钟传送的时钟周期
边缘时RXEN是活动的。
命令或数据输出指示灯。
当BYTE8 / 10为高电平，并且解码器被使能（ ENCBYP为高电平） ，此
输出表示该组的输出已更新。如果RXSC / D为高电平，
RXCMD [ 3 ： 0]包含一个新的命令。在RXDATA在DATA [7： 0]引脚
保持不变。如果RXSC / D为低， RXDATA [ 7 ： 0 ]包含了一个新的数据
字符。在RXCMD命令输出[ 3 ： 0 ]保持不变。
当BYTE8 / 10为低，并且解码器被使能（ ENCBYP为高电平） ，此
输出表示该组的输出已更新。如果RXSC / D为高电平，
RXCMD [ 1 ： 0]包含一个新的命令，并在RXDATA的DATA [10 ： 0 ]
保持不变。如果RXSC / D为低， RXDATA [ 9 ： 0 ]包含了一个新的数据
性格和对RXCMD命令输出[ 1 ： 0 ]保持不变。
当解码器被旁路（ ENCBYP是低的） RXSC / D不被使用而
可以悬空。
RXEN是一个三态控制RXSC / D 。
编码规则违反检测。
VLTN被置为响应于检测到4B / 5B或5B / 6B字符的那
不符合这些字符的编码规则。当VLTN是断言，
在输出数据和命令总线的值保持不变。
VLTN仍然保持一个RXCLK期。
VLTN时使用RXBISTEN驱动为低电平来报告字符不匹配。
VLTN驱动为低电平时，解码器被旁路（ ENCBYP是低的） 。
RXEN是一个三态控制VLTN 。
23日， 29 RXDATA [ 11:10三态TTL
] / RXCMD [ 1：0]输出，改变
以下RXCLK ↑
69
RXEN
TTL输入，采样
在RXCLK ↑
内部上拉
65
RXSC / D
三态TTL
输出变化
以下RXCLK ↑
6
VLTN
三态TTL
输出变化
以下RXCLK ↑
内部下拉
67
RXRST
TTL输入，采样接收FIFO复位。低电平有效。
RXCLK ↑
当接收FIFO使能（ FIFOBYP高） ， RXEN置为无效，
内部上拉
CE有效（低电平） ，并RXRST进行采样，同时有效（低电平）由RXCLK
七周期，接收FIFO开始其内部复位的过程。
一旦复位操作开始时， RXEMPTY标志被认定与
接口计数器和地址指针被清零。在复位操作
进入清除内部写指针和计数器。该RXEMPTY
输出保持断言通过复位操作，并保持有效，直到
新的数据被写入到接收FIFO 。虽然RXRST保持有效的
接收FIFO仍处于复位状态，无法接受接收到的字符。
当接收FIFO被旁路（ FIFOBYP为低电平） ， RXRST被忽略。
文件编号： 38-02020牧师* C
分页： 46 7
CYPRESS [ CYPRESS SEMICONDUCTOR ]
