CY7C9689A
引脚说明
（续）
针
名字
I / O特性
信号说明
接收丢弃策略模式选择。
00B -允许所有的字符被写入到接收FIFO ，或输出到
接收数据总线
01B -丢弃所有JK或LM同步字符以外的字符串的“最后”一
同步字符。在一个数据流中单个同步字符被包括在
写入数据的接收FIFO 。
1XB ，丢弃所有的JK和LM同步字符。写入到数据流
接收FIFO不包括同步字符。
接收BIST启用。低电平有效。
当低，接收器被配置为执行一个字符为字符
具有511个字符的BIST序列的输入数据流的匹配。该
性格不匹配的结果都显示在VLTN引脚。竣工
每511个字符的BIST回路伴随断言脉冲的
RXFULL标志。
ENCBYP ， FIFOBYP的BYTE8 / 10的状态，并且对BIST没有影响
操作。
重构启用。
用于控制当成帧器允许调整字符边界
基于检测的数据流中的一个或多个帧的字符。
当帧被启用（ RFEN高）接收成帧器重新调整序列
流至输入的10位的JK同步字符（如果BYTE8 / 10为高电平）或
12位LM同步字符（如BYTE8 / 10为低） 。取景时禁用
RFEN低。 RFEN的无效冻结字符边界
串行数据流和字符时钟之间的关系。 RFEN是
异步输入，由内部采样接收PLL字符时钟。
接收FIFO满标志。
当接收FIFO使能（ FIFOBYP高）和它的标志是驱动
（ CE为低电平） ， RXFULL被断言时的空间可用于四个或更少的
字符被写入到所述的HOTLink接收FIFO 。如果RXCLK输入
不连续或将FIFO的速率高于数据较慢存取正在
接收， RXFULL还可以指示某些数据已经丢失，因为
FIFO溢出。
当接收FIFO被旁路（ FIFOBYP为低电平） ， RXFULL是
置为无效，以表明有效数据可以存在。 RXFULL也用作
一个BIST进度指示器，以及脉冲一次通过511
性格BIST循环。
当RXBISTEN有效（低电平） ， RXFULL成为接收BIST循环
进展指示器（不管FIFOBYP的逻辑状态） 。虽然RXBISTEN
是肯定， RXFULL被断言直到接收器检测到的BIST的开始
格局。然后RXFULL被拉高了的BIST模式的持续时间，
脉冲置为每一个BIST循环的最后一个符号上的一个RXCLK周期。
如果14 28的连续码元被错误接收， RXFULL返回到
置状态，直到一个BIST模式的开始再次检测。
这个输出的激活状态（高或低），是由国家决定的
在EXTFIFO输入。当EXTFIFO为低， RXFULL为低电平有效。当
EXTFIFO为高， RXFULL为高电平有效。
接收FIFO半满标志。
当接收FIFO使能（ FIFOBYP为高和CE为低电平）
RXHALF断言时的HOTLink接收FIFO半满（ 128
文字是半满） 。如果接收FIFO复位已启动（ RXRST是
采样断言了至少7 RXCLK周期） ， RXHALF是
拉高强制执行过程中接收FIFO的空/满状态
复位。如果FIFOBYP为低， RXHALF仍然拉高无逻辑
功能。
仅在“全片”复位（即RXHALF被强制为高阻状态，而
RESET为低）。
24,25 RXMODE [1：0 ]中的静态控制输入
TTL电平
通常有线高速上网
或低
77
RXBISTEN
TTL输入，
异步
内部上拉
73
RFEN
TTL输入，
异步
内部上拉
10
RXFULL
三态TTL
输出变化
以下RXCLK ↑
19
RXHALF
三态TTL
输出变化
以下RXCLK ↑
文件编号： 38-02020牧师* C
第8页46
CYPRESS [ CYPRESS SEMICONDUCTOR ]
