K7Q163654A
K7Q161854A
512Kx36位， 1Mx18位QDR
TM
SRAM
特点
• 2.5V + 0.1V / -0.1V电源。
• I / O电源电压1.5V + 0.1V / -0.1V的1.5VI / O，
1.8V + 0.1V / -0.1V为1.8V的I / O 。
•单独的独立读写数据端口
并发读取和写入操作。
• HSTL I / O 。
•完整的数据一致性，提供最新的数据。
•读取同步管道与自定时写晚。
•注册地址，控制和数据输入/输出。
•在读写端口DDR （双倍数据速率）接口。
•修正了4位突发的读取和写入操作。
•时钟停止支持，以降低电流。
•两个输入时钟（K和K）用于在时钟的精确DDR定时
上升沿只。
•输出数据的两个输入时钟（ C和C ） ，以尽量减少
时钟偏移和飞行时间的不匹配。
•单地址总线。
•字节写入功能。
• Sepatate读/写控制引脚（R ，W）的
•简单的深度扩展，没有数据争用。
•可编程输出阻抗。
• JTAG 1149.1兼容的测试访问端口。
• 165FBGA （ 11×15球FBGA阿雷）与13x15mm的机身尺寸
512Kx36 & 1Mx18 QDR
TM
B4 SRAM
组织
部分
数
K7Q163654A-FC20
周期
时间
5.0
6.0
7.5
10.0
5.0
6.0
7.5
10.0
ACCESS
单位
时间
2.2
2.5
3.0
3.0
2.2
2.5
3.0
3.0
ns
ns
ns
ns
ns
ns
ns
ns
X36
K7Q163654A-FC16
K7Q163654A-FC13
K7Q163654A-FC10
K7Q161854A-FC20
X18
K7Q161854A-FC16
K7Q161854A-FC13
K7Q161854A-FC10
功能框图
36 （或18 ）
D（中的数据）
数据
REG
72 （或36 ）
写入驱动器
72 （或36 ）
17 （或18 ）
地址
写/读DECODE
添加
REG
17 （或18 ）
输出驱动器
72
（或36 ）
输出选择
R
W
BW
X
CTRL
逻辑
4 （或2）
512Kx36
1Mx18
内存
ARRAY
检测放大器
输出REG
144
（或72 ）
36 （或18 ）
Q（数据输出）
72
（或36 ）
K
K
C
C
CLK
根
选择输出控制
注意事项：
1.数字在（）内为×18的设备。
QDR SRAM和四倍数据速率包括由Cypress公司，日立公司， IDT ，美光， NEC和三星的技术开发产品家族的新成员。
-2-
七月。 2002年
1.0版
SAMSUNG [ SAMSUNG SEMICONDUCTOR ]
