K7Q163654A
K7Q161854A
概述
512Kx36 & 1Mx18 QDR
TM
B4 SRAM
该K7Q163654A和K7Q161854A是18874368位QDR （四倍数据速率）同步流水线突发SRAM的。
他们被组织为524,288字由36bits的K7Q163654A和1,048,576字由18位K7Q161854A 。
与QDR操作是可能通过支持DDR通过单独的数据输出和输入端口的读操作和写操作
以相同的周期。内存带宽maxmized数据可以被转移到SRAM
在K和K的每个上升沿，并转移出的SRAM上的C和C的每个上升沿
与完全独立的读写端口省去了高速总线转身。
地址读写锁存输入时钟K的备选上升沿
数据输入，并且所有的控制信号是同步的输入时钟（K或K） 。
正常数据输出同步输出时钟（C和C ） ，但是，当C和C被连接到高电平，
数据输出同步于输入时钟（K和K） 。
共用地址总线用于访问地址都为读取和写入操作。
内部突发计数器fiexd至4位的顺序进行读取和写入操作， reguiring拖全时钟总线周期。
试图打断进行中的突发操作的任何请求将被忽略。
同步管道读取和写入后期实现高速操作。
简单的深度扩展是通过使用R和W表示端口选择来实现的。
支持与BW字节写操作
0
和BW
1
（ BW
2
和BW
3 )
销。
IEEE 1149.1串行边界扫描（ JTAG ）简化了监控包垫连接状态与系统。
该K7Q163654A和K7Q161854A与三星的高性能6T CMOS技术实现，可
在165pin FBGA封装。多电源和接地引脚尽量减少地面反弹。
读操作
读周期由在正输入时钟K的上升沿激活 - [R启动
地址被提交并存储在读出地址寄存器中以K时钟同步。
对于4位突发的DDR操作时，它会访问4个36位或18位数据字，每个读命令。
第一个流水线的数据转移出以C时钟下面下面k个时钟上升沿触发设备。
下一个脉冲串数据由下面的C时钟上升沿的上升沿触发。
这个过程一直持续到所有四个数据被传输。
连续读操作开始使用K时钟的上升沿。
和流水线的数据转出装置对C和C时钟的每个上升沿。
在情况C和C连接到高时，输出数据由K和K代替了C和C触发
当R为后一个读操作无效，该K7Q163654A和K7Q161854A将第一个完整的突发读取操作
之前进入取消模式在下面k个时钟的上升沿。
然后，输出驱动器自动关闭，以高阻抗状态。
-5-
七月。 2002年
1.0版
SAMSUNG [ SAMSUNG SEMICONDUCTOR ]
