HYMD232646B(L)8-M/K/H/L
功能框图
/CS0
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DM
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
/ CS
的DQ
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS4
DM4
DM
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
CS
的DQ
D0
D4
DQS1
DM1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DM
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
/ CS
的DQ
DQS5
DM5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DM
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
/ CS
的DQ
D1
D5
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DM
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
/ CS
的DQ
DQS6
DM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DM
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
/ CS
的DQ
D2
D6
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DM
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
/ CS
的DQ
DQS7
DM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
/ CS
的DQ
D3
D7
串行PD
SCL
WP
A0
SA0
A1
SA1
A2
SA2
SDA
VDDSPD
VDD / VDDQ
VREF
VSS
VDDID
.
.
= =
.
.
...
=
..
SPD
D0 – D7
D0 – D7
D0 – D7
时钟输入
*CK0,/CK0
*CK1,/CK1
*CK2,/CK2
*时钟布线
SDRAM的
2 SDRAM的
3 SDRAM的
3 SDRAM的
表带：见注4
*每个时钟负载表/接线图线
BA0-BA1
A0 - A12
/ RAS
/ CAS
CKE0
/ WE
BA0 - BA1 ： SDRAM的D0 - D7
A0 - A12 ： SDRAM的D0 - D7
/ RAS ： SDRAM的D0 - D7
/ CAS ： SDRAM的D0 - D7
CKE ： SDRAM的D0 - D7
/ WE ： SDRAM的D0 - D7
注意事项：
1. DQ到I / O接线如图推荐
但是，可以改变
2. DQ / DQS / DM / CKE / S的关系必须是
维持如图所示
3. DQ ， DQS ， DM / DQS电阻： 22Ohms +/- 5 ％
4. VDDID表带连接
（对于存储设备VDD ， VDDQ ） ：
表带出： （开） ： VDD = VDDQ
表带（ VSS） ： VDD = VDDQ
修订版0.2 /十二月02
3
HYNIX [ HYNIX SEMICONDUCTOR ]
