TSMC公布新版本65纳米DFM设计参考流程套件

台湾半导体制造公司台积电(TSMC)日前公布了其面向可制造性设计(DFM)的EDA工具和用于65纳米芯片设计的数据套件的最新版本。

这套被称为参考流程7.0的工具在其原先版本所具有的功能上，又增加了统计时序分析，增强型功耗管理能力和增强型DFM功能。另外它还给现有的Synopsys和Cadence设计流程增加了一个Magma Design Automation公司的执行流程，来增加TSMC的65纳米技术的功能选项。

这个参考流程还采用了一个DFM统一格式来作为TSMC工具兼容性计划的基础。TSMC的设计服务产品营销高级总监Ed Wan表示，TSMC及其合作伙伴已经进行了多种兼容性测试来验证此格式和合作伙伴的工具之间的协同工作能力。这确保设计人员可以使用这些由TSMC及其合作伙伴提供的工具和模型，而使用TSMC的特殊处理加密DFM数据套件。

参考流程中对统计时序分析的包括，使得设计人员可以通过分析生产处理偏差的时序尝试来优化设计余量和芯片成品率。这样的偏差会影响时序收敛。Wan称，因为如此，我们需要新的工具和方法论来预测电路的性能。

设计人员还可以分析处理差异对于时序的影响。这可以运用于统计SPICE模式，库和知识产权描述、标准单元设计套件、EDA工具增强以及相关的设计方法论。

由于功耗问题日益引人关注，参考流程7.0也提供了支持功耗管理的能够降低动态和泄漏功率的工具。对降低动态功耗的增强包括一个改进了的电压带和多角时序收敛。一个粗糙的功耗门技术可以使泄漏减少两个数量级。

除了这些功耗管理库，如隔离单元和数据保留触发器，这个参考流程还增加了一个新的比以前的单元小一半的级别开关单元，以及一个粗糙功耗门转换单元，设计用来阻止电迁移，最小化电压降，并确保快速唤醒时间。

为了确保设计成果能够投入生产，增强的DFM功能增加了关键区域分析，来帮助识别由导电粒子或者非导电粒子产生的随机生产缺陷。这一工具还驱动布线展宽和扩展来改进可制造性。

另一个工具是化学机械研磨分析，它可以识别金属和电介质厚度偏差热点地带，并引导假金属插入来通过芯片改进厚度均匀性。另外，多种光刻工艺检查后制作工具也已经由于可和DFM兼容而获得TSMC认可。

作者：David Bursky