虹晶借特许65nm低功耗强化制程再度提升SoC性能

虹晶科技宣布，即日起提供基于特许半导体65纳米低功耗强化(65nm Low Power Enhanced, 65nm LPe)制程之系统单芯片平台解决方案(SoC Platform Solution)。此一解决方案不但可以再进一步降低芯片功耗，并再度提升芯片性能表现，克服以往功耗与性能相互牵制的难题，提升性能的同时能够兼顾低功耗的需求，加上特许半导体此一65nm LPe制程提供射频(RF)无线功能开发套件，使得虹晶基于65LPe制程所提供的平台解决方案，可以整合无线功能至单一芯片上，充分适用在各式最先进的行动装置中。

特许半导体之65纳米低功耗强化制程(65nm LPe)不但使得低功耗的芯片设计可以提升效能，其与IBM合作所提供的RF开发套件，克服以往需要另外使用一颗无线芯片的问题。对于大部分业者而言，将RF无线功能整合至一颗系统单芯片上一直是很高的挑战，而此一解决方案使用IBM已验证过的技术，并整合无线功能WiMAX、WiFi、GPS等模块硅智财(IP)至虹晶的SoC平台上，此一RF SoC平台已经在特许的65nm LPe制程上通过硅验证(Silicon Proven)。

特许半导体更进一步整合提供RF模块IP的荷兰商Catena与提供SoC平台的虹晶科技成立“WISPA无线单芯片平台联盟”(Wireless SoC Platform Alliance, WISPA)，联盟伙伴共同致力于提供此一非常具有市场竞争力的RF SoC解决方案，并使其在特许65nm LPe制程上达成设计与生产的最佳化，不但拥有移动式产品最需要的低功耗特性，此一将无线功能整合至系统芯片上的解决方案，对于缩减终端电子产品的体积有相当大的助益。

在效能提升与节能方面，以虹晶的多电源|稳压器多电压(Multi-supply Multi-voltage, MSMV)单芯片在特许65nm LPe制程上为例，原本已经是低功耗的MSMV设计，可以再进一步节省10%左右的功耗，并提升约5%~10%左右的效能；而虹晶最知名的ARM硬核CPU速度在此一制程上，甚至可提升约10%~30%的效能。此一解决方案克服以往低功耗(Low Power)与性能(Performance)相互牵制(tradeoff)的难题，能够符合目前市场上对于先进手持式装置需要高性能且长时间使用的强大需求。