VirageLogic与中芯合作40纳米低漏电工艺技术

日前VirageLogic和中芯国际宣布其长期合作伙伴关系扩展到40纳米的低漏电（low-leakage）工艺技术。VirageLogic公司和中芯国际从最初的130纳米工艺合作起便为双方共同的客户提供具高度差异的IP，涵盖的工艺广泛还包含90纳米以及65纳米。根据协议条款，系统级芯片（SoC）设计人员将能够使用VirageLogic开发的，基于中芯国际40纳米低漏电工艺的SiWare存储器编译器，SiWare逻辑库，SiProMIPI硅知识产权(IP)和IntelliDDRIP。除此之外这方面的一个新协议的关键将提供中芯国际VirageLogic先进的STAR记忆系统和STAR量率加速器工具，以加速中芯国际关于40纳米低漏电工艺记忆的技术开发，测试以及产量的提升。

“作为中国首屈一指的代工厂，我们与VirageLogic公司拓展合作伙伴关系将使中芯国际能够提供更多业界领先的40纳米低漏电工艺的半导体IP，这不仅能满足来自中国本地的系统级芯片开发人员的需要，亦将助益我们开发全球半导体市场，”中芯国际资深副总裁兼首席商务官季克非表示。

他还透露：“中芯国际正采取积极措施提升客户更先进的技术。我们之前已经有客户正积极利用中芯国际的65纳米低漏电工艺及VirageLogic公司相关IP进行芯片项目的开发。与VirageLogic的合作关系可提供我们的客户将来迁移到40纳米的一个相对容易的途径。因应中芯国际市场营销的成长，我们期待着与VirageLogic长久的合作以满足日益增长的市场需求。”

VirageLogic公司市场和销售执行副总裁BraniBuric表示：“我们很高兴与中芯国际扩大合作伙伴关系从最初的130纳米工艺到现在的40纳米低漏电工艺。VirageLogic开发的业界领先的IP产品将能够提供客户更多的选择使中芯国际能成为客户首选的代工厂，这次联合协议是VirageLogic公司透过业界领先的晶圆代工厂来拓展公司业务策略的延续，同时也更巩固了中芯国际对其客户提供完整IP解决方案的承诺。”