SAR ADC将成中等分辨率和采样频率应用的首选架构

日前举办的国际固态电路研讨会上，imec和瑞萨电子株式会社（以下简称“瑞萨电子”）推出了创新型SAR-ADC（逐次比较性模数转换器），大幅提升了能效和速度，面向符合新一代高带宽标准要求的无线接收器，例如LTE-advanced和新兴的Wi-Fi（IEEE802.11ac）。

SARADC具有能效高和外形小巧的特点，从而让该架构对各种无线应用都极具吸引力。SARADC是那些具有中等分辨率和采样频率的FAN2502S30.html" target="_blank" title="FAN2502S30">FAN2502S30应用的首选架构。然而，符合新一代高带宽标准（如LTE-advanced和新一代Wi-Fi）要求的无线接收器需要速度更高的ADC。这种新型SARADC架构由imec和瑞萨电子合作开发而成，满足了对更快速的小型低功耗ADC的需求。新推出的ADC是一款超低功耗（1.7mW）、高分辨率（11位）、全动态、两步式交织流水线SARADC，在高达250Msps的采样速率下实现了创纪录的高能效-每转换步10fJ。它大幅提升了速率和采样频率，比现有的高级ADCIP模块均高一个数量级。

这是通过基于imec先前的创新型ADC设计的新型转换器架构实现的，巧妙地抓住了现代高级CMOS技术创造的机遇。设计采用全动态电路，这样功耗就与采样频率呈线性变化关系，最大限度地实现了数字化，比较器是仅有的模拟模块。

ADC原型采用40nmCMOS工艺制造而成，核心芯片面积为0.066平方毫米。测量显示DNL（微分直线型误差）和INL（积分直线型误差）分别为0.8/-0.5和1.1/-1.5LSB。动态性能表现为在10Msps的速率下实现了62dB的SNDR（10.0ENOB），而在高达250Msps的采样速率下则能保持9.5ENOB的水平。功耗为6.9pJ/转换（70µW@10Msps和1.7mW@250Msps），从而实现了每转换步7~10fJ的高能效。

在ISSCC上，imec和瑞萨电子还推出了一种连接ADC架构与整个无线电架构的新方法。为了提高整个接收器系统的能效和避免电压型ADC系统内的大型输入电容器带来的问题，利用3.2-51.2mSiemens电流型可变增益跨导器（VGA）来驱动电荷型SARADC，而不会产生多余的消耗，大幅降低整个系统的总功耗降。采用40nmCMOS工艺制造而成的10位10-80MspsVGA-ADC在达到70dB的动态范围的同时，实现了5.45mA以下的低电流（在1.1V的电源电压下）。

产品特性：

超低功耗（1.7mW）高分辨率（11位）具有能效高和外形小巧的特点在高达250Msps的采样速率下实现了每转换步10fJ

适用范围：

新一代高带宽标准要求的无线接收器