ISSCC新品亮相，联发科10核心芯片、三星10nm SRAM登场

世界上规模最大、水平最高的国际固态电路会议(ISSCC)将于2016年2月盛大登场，最新最重要的晶片研发成果都将首度在此发表，包括联发科(MediaTek)将展示采用三丛集(Tri-Cluster)架构搭载十核心的创新行动SoC、三星(SAMSUNG)将在ISSCC 2016发表最新的10nm制程技术，台积电还将在ISSCC中透露16nm FinFET制程的更多细节。

台积电(TSMC)在今年初就宣布了10nm制程。据报导台积电正为苹果(Apple)下一代iPhone所用的处理器SoC加码制程投入。三星与台积电目前都是Apple iPhone SoC的主要供应来源。尽管可能由于10nm晶片的某些关键层必须使用三重图案而压缩了利润，但如果要争取到苹果订单的话，台积电与三星其实并没有太多选择。

全球最大的晶片制造商英特尔(Intel)已经延迟推出10nm晶片的计划，原因在于不断攀升的成本与复杂度导致实现这一目标所需的下一代微影技术持续延迟。

英特尔在ISSCC中，可能揭示在开发下一代晶片过程中日益增加的复杂度与成本等挑战。英特尔制造部门总经理William M. Holt表示：“由于我们不断面对微缩带来的挑战，人们越来越担心与质疑摩尔定律(Moore’s Law)在迈向未来时的生命力。”

三星(Samsung)将于ISSCC中提供更多DRAM与快闪记忆体晶片细节，其中最重要的是一款采用10nm FinFET技术制程的128Mbit嵌入式SRAM。根据ISSCC主办单位表示，该元件具有“迄今最小的SRAM位元单元，”高密度(HD)型晶片尺寸约0.040μm，而高电流(HD)晶片版本的尺寸约0.049μm。该设计支援“整合型辅助电路，可分别改善HD与HC位元单元的最小操作电压(Vmin)至130mV与80mV。

The Linley Group微处理器分析师David Kanter表示，相较于三星0.064μm2的14nm SRAM，10nm晶片版缩小了0.63倍，当然不尽理想；但相较于0.049μm2的英特尔(Intel)14nm SRAM，三星的记忆体单元则缩小了0.82倍，这是三星未在20nm与14nm之间微缩金属规律的结果。但Kanter预计英特尔的10nm SRAM尺寸应该会更小。